第3章 存储系统

1、本章主要讲述存储器结构、工作原理及扩充存储存储器容量的本章主要讲述存储器结构、工作原理及扩充存储存储器容量的方法等。方法等。本章包括以下本章包括以下 7 小结内容：小结内容： 3.1 存储器概述存储器概述 3.2 SRAM存储器存储器 3.3 DRAM存储器存储器 3.4 只读存储器和闪速存储器只读存储器和闪速存储器 3.5 高速存储器高速存储器 3.6 并行存储器并行存储器 3.7 cache存储器存储器 功能功能：存储器是记忆设备，用来存放程序和数据。：存储器是记忆设备，用来存放程序和数据。介质介质：目前主要是半导体器件和磁性材料。：目前主要是半导体器件和磁性材料。单位单位：存储器中最小的

2、存储单位就是：存储器中最小的存储单位就是存储元存储元，一个存储元可存，一个存储元可存储一个二进制代码。由若干个存储元组成一个储一个二进制代码。由若干个存储元组成一个存储单元存储单元，然后，然后再由许多存储单元组成一个再由许多存储单元组成一个存储器存储器。分类分类按存储介质划分按存储介质划分 l半导体存储器半导体存储器：用半导体器件组成的存储器。：用半导体器件组成的存储器。l磁表面存储器磁表面存储器：用磁性材料做成的存储器。：用磁性材料做成的存储器。按存储方式划分按存储方式划分l随机存储器随机存储器：任何存储单元的内容都能被随机存取，且：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物

3、理位置无关。存取时间和存储单元的物理位置无关。l顺序存储器顺序存储器：只能按某种顺序来存取，存取时间和存储：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。单元的物理位置有关。分类分类按存储介质划分按存储介质划分 按存储方式划分按存储方式划分按存储器的读写功能分按存储器的读写功能分l只读存储器只读存储器(ROM)：存储的内容是固定不变的，只能读：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。出而不能写入的半导体存储器。l随机读写存储器随机读写存储器(RAM)：既能读出又能写入的半导体存：既能读出又能写入的半导体存储器。储器。 按信息的可保存性分按信息的可保存性分l非永久记忆

4、的存储器：断电后信息即消失的存储器。非永久记忆的存储器：断电后信息即消失的存储器。l永久记忆性存储器：断电后仍能保存信息的存储器。永久记忆性存储器：断电后仍能保存信息的存储器。按在计算机系统中的作用分按在计算机系统中的作用分l主存储器、辅助存储器、高速缓冲存储器、控制存储器主存储器、辅助存储器、高速缓冲存储器、控制存储器等。等。为了解决对存储器要求容量大，速度快，成本低三者之间的矛为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储高速缓冲存储器器、主存储器主存储器和和外存储器外存储器。名名 称称

5、简简 称称用用 途途特特 点点高速缓存高速缓存CacheCache高速存取指令和数据高速存取指令和数据存取速度快，存取速度快，但存储容量小但存储容量小主存储器主存储器主存主存存放计算机运行期间的大存放计算机运行期间的大量程序和数据量程序和数据存取速度较快，存取速度较快，存储容量不大存储容量不大外存储器外存储器外存外存存放系统程序和大型存放系统程序和大型数据文件及数据库数据文件及数据库存储容量大，存储容量大，位成本低位成本低1主存储器的性能指标主要是主存储器的性能指标主要是存储容量存储容量、存取时间存取时间、存储周期存储周期和和存储器带宽存储器带宽。 指标指标含义含义表现表现单位单位存储容量存储

6、容量在一个存储器中可以容纳的在一个存储器中可以容纳的存储单元总数存储单元总数存储空间的存储空间的大小大小字数，字数，字节数字节数存取时间存取时间启动到完成一次存储器操作启动到完成一次存储器操作所经历的时间所经历的时间主存的速度主存的速度存储周期存储周期连续启动两次操作所需间隔连续启动两次操作所需间隔的最小时间的最小时间主存的速度主存的速度存储器带宽存储器带宽单位时间里存储器所存取的单位时间里存储器所存取的信息量信息量,数据传输速率数据传输速率技术指标技术指标 位位/秒，秒，字节字节/秒秒目前广泛采用的半导体存储器是目前广泛采用的半导体存储器是MOS存储器。存储器。根据存储信息的原理不同，分为根

7、据存储信息的原理不同，分为静态静态MOS存储器存储器（SRAM）和）和动态动态MOS存储器存储器（DRAM）。）。半导体存储器的优点：是存取速度快，存储器体积小，可靠性半导体存储器的优点：是存取速度快，存储器体积小，可靠性高，价格低廉；高，价格低廉；半导体存储器的缺点：断电后存储器不能保存信息。半导体存储器的缺点：断电后存储器不能保存信息。基本存储元是组成存储器的基础和核心基本存储元是组成存储器的基础和核心,它用来存储一位二进它用来存储一位二进制信息制信息 0 或或 1 。六管六管SRAM存储元的电路图存储元的电路图 T1,T2:T1,T2:工作管工作管T3,T4:T3,T4:负载管负载管T5

8、-T8:T5-T8:开门开门/ /控制管控制管T1T1和和T2T2交叉耦合成交叉耦合成为触发器为触发器, , 存储元存储元一位二进制代码。一位二进制代码。图示的电路有两个图示的电路有两个稳定的状态，并且稳定的状态，并且 A A，B B两点的电位总两点的电位总是互为相反的，因是互为相反的，因此它能表示一位二此它能表示一位二进制的进制的1 1和和0 0。2六管六管SRAM存储元读操作、写操作存储元读操作、写操作写操作写操作写写“1”：在：在I/O线上输入高电位，在线上输入高电位，在I/O线上输入低电位，线上输入低电位，开启开启T5,T6,T7,T8四个晶体管，把高、低电位分别加在四个晶体管，把高、

9、低电位分别加在A，B点，点，使使T1管截止，管截止，T2管导通管导通，将，将“1”写入了存储元。写入了存储元。写写“0”：在：在I/O线上输入低电位，在线上输入低电位，在I/O线上输入高电位，线上输入高电位，打开打开T5,T6,T7,T8四个开门管，把低、高电位分别加在四个开门管，把低、高电位分别加在A，B点，点，使使T1管导通，管导通，T2管截止，管截止，将将“0” 写入了存储元。写入了存储元。读操作读操作若某个存储元被选中，则该存储元的若某个存储元被选中，则该存储元的T5，T6，T7，T8管均管均导通，导通，A，B两点与位线两点与位线 D 与与 D 相连，存储元的信息被送相连，存储元的信息

10、被送到到I/O与与I/O线上。线上。I/O 与与 I/O 线接着一个差动读出放大器线接着一个差动读出放大器 ，从其电流方向可，从其电流方向可以判知所存信息是以判知所存信息是“1”还是还是“0”。锁存器（触发器）存储元锁存器（触发器）存储元只要保持直流供电，便永久的记忆只要保持直流供电，便永久的记忆“1”或或“0”打开行选线，存储元便记忆当外部输入打开行选线，存储元便记忆当外部输入 （ 0 或或 1）单译码器存储元阵列单译码器存储元阵列3双译码双译码SRAM器存储阵列器存储阵列432K8位逻辑结构位逻辑结构5_1读写互锁逻辑读写互锁逻辑读周期读周期: 读周期读周期与与读出时间读出时间是两个不同的

11、概念。读出时间是从是两个不同的概念。读出时间是从给出有效地址到外部数据总线上稳定地出现所读出的数据信息给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。读周期时间则是存储片进行两次连续读操作时所经历的时间。读周期时间则是存储片进行两次连续读操作时所必须间隔的时间，它总是大于或等于读出时间。所必须间隔的时间，它总是大于或等于读出时间。写周期写周期: 要求片选要求片选CS和写命令和写命令WE信号都为低（信号都为低（P78） 。5_2地址、数据、控制信号的基本同步要求地址、数据、控制信号的基本同步要求当控制信号有效时，地址线和数据线的电平应该是稳定的。当控制信号有效时，地址线和数据

12、线的电平应该是稳定的。 【例例1】 下图是下图是SRAM的写入时序图。其中的写入时序图。其中R/W是读是读/写命令控写命令控制线，当制线，当R/W线为低电平时线为低电平时,存储器按给定地址把数据线上的存储器按给定地址把数据线上的数据写入存储器。请指出下图写入时序中的错误，并画出正确数据写入存储器。请指出下图写入时序中的错误，并画出正确的写入时序图。的写入时序图。6【解解】写入存储器的时序信号必须同步。通常，当写入存储器的时序信号必须同步。通常，当R/W线加负脉线加负脉冲时，地址线和数据线的电平必须是稳定的。冲时，地址线和数据线的电平必须是稳定的。当当R/W线处于低电平时，如果数据线改变了数值，

13、那么存线处于低电平时，如果数据线改变了数值，那么存储器将存储新的数据。储器将存储新的数据。当当R/W线处于低电平时地址线如果发生了变化那么同样数线处于低电平时地址线如果发生了变化那么同样数据将存储到新的地址。据将存储到新的地址。正确的写入时序图见下图。正确的写入时序图见下图。6四管及单管存储元四管及单管存储元四管的动态存储电路是将六管静态存储元电路中的负载管四管的动态存储电路是将六管静态存储元电路中的负载管T3，T4去掉而成。单管动态存储元由去掉而成。单管动态存储元由T1管和电容管和电容C构成。构成。 四管及单管四管及单管DRAM存储元的电路图存储元的电路图7四管四管DRAM存储元读、写及涮新

14、操作存储元读、写及涮新操作写操作写操作:I/O与与I/O加相反的电平，当加相反的电平，当T5,T6截止时，靠截止时，靠T1，T2管栅极电容的存储作用，在管栅极电容的存储作用，在一定时间内一定时间内(如如2ms)可保留所可保留所写入的信息。写入的信息。读操作读操作:先给出预充信号，使先给出预充信号，使T9，T10管导通，位线管导通，位线D和和D上上的电容都达到电源电压。字选择线使的电容都达到电源电压。字选择线使T5，T6管导通时，存管导通时，存储的信息通过储的信息通过A，B端向位线输出。端向位线输出。 刷新操作刷新操作:为防止存储的信息电荷泄漏而丢失信息，由外界为防止存储的信息电荷泄漏而丢失信息

15、，由外界按一定规律不断给栅极进行充电，补足栅极的信息电荷按一定规律不断给栅极进行充电，补足栅极的信息电荷。 单管单管DRAM存储元读、写操作存储元读、写操作写入写入：字选择线为：字选择线为“1”，T1管导通，写入信息由位线管导通，写入信息由位线(数据数据线线)存入电容存入电容C中；中；读出读出：字选择线为：字选择线为“1”，存储在电容，存储在电容C上的电荷，通过上的电荷，通过T1输出到数据线上，通过读出放大器即可得到存储信息。输出到数据线上，通过读出放大器即可得到存储信息。第四版单管第四版单管DRAM存储元的读、写及刷新操作存储元的读、写及刷新操作（a）8第四版单管第四版单管DRAM存储元的读

16、、写及刷新操作存储元的读、写及刷新操作（b）8第四版单管第四版单管DRAM存储元的读、写及刷新操作存储元的读、写及刷新操作（c）8第四版单管第四版单管DRAM存储元的读、写及刷新操作存储元的读、写及刷新操作（d）8DRAM存储器芯片的结构大体与存储器芯片的结构大体与SRAM存储器芯片相似，由存存储器芯片相似，由存储体与外围电路构成。但它集成度要高，外围电路更复杂。储体与外围电路构成。但它集成度要高，外围电路更复杂。9动态动态MOS存储器存储器采用采用“读出读出”方式进行刷新方式进行刷新。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷从上一次对整个存储器刷新结束到下一次对整个存储器全部刷

17、新一遍为止，这一段时间间隔叫新一遍为止，这一段时间间隔叫刷新周期刷新周期。A常用的刷新方式有二种，常用的刷新方式有二种，集中式集中式、分散式分散式。集中式刷新：集中式刷新：整个刷新间隔内，前一段时间重复进行读整个刷新间隔内，前一段时间重复进行读/写写周期或维持周期，等到需要进行刷新操作时，便暂停读周期或维持周期，等到需要进行刷新操作时，便暂停读/写写或维持周期，逐行刷新整个存储器，适用于高速存储器。或维持周期，逐行刷新整个存储器，适用于高速存储器。分散式刷新分散式刷新：保证在刷新周期内将所有行刷新一遍。：保证在刷新周期内将所有行刷新一遍。例：例：对于对于 T刷刷 =8ms, N行行 = 102

18、4，则每一行刷新间隔为：，则每一行刷新间隔为： T刷刷N行行 = 7.8us 【例例】 说明说明1M1位位DRAM片子的刷新方法，刷新周期为片子的刷新方法，刷新周期为8ms 。【解解】DRAM常采用按行刷新。常采用按行刷新。设刷新行地址为设刷新行地址为A0-A8，即存储体矩阵为，即存储体矩阵为51220481位。位。同一行上的同一行上的2048个存储元同时进行刷新，共有个存储元同时进行刷新，共有512行，须在行，须在8ms内进行内进行512个周期的刷新，即对个周期的刷新，即对1M位的存储元全部进行位的存储元全部进行刷新。刷新。刷新方式刷新方式l在在8ms中连续进行中连续进行512次刷新操作的集

19、中刷新方式，次刷新操作的集中刷新方式，l按按8ms 51215.5s间隔刷新一次（一行）的分散刷新方间隔刷新一次（一行）的分散刷新方式。式。CPU对存储器进行读对存储器进行读/写操作，须完成写操作，须完成地址线地址线的连接、的连接、数据线数据线的连接和的连接和控制线控制线的连接。的连接。存储器芯片的容量是有限的存储器芯片的容量是有限的, 实际应用中，需要对存储器进行实际应用中，需要对存储器进行扩展。主要三种方法有：扩展。主要三种方法有： 位扩展位扩展、字扩展字扩展、字位同时扩展字位同时扩展。位扩展法（位扩展法（8片片 8K1位位 扩展组成扩展组成 8K8位位 RAM） B位扩展法（位扩展法（2

20、片片 1M4位位 扩展组成扩展组成 1M8位位 RAM）A0A190220 - 1I/OSRAM1低4位A0A190220 - 1I/OSRAM2高4位ER/WA0 A19字扩展法（字扩展法（4片片16K8位位 扩展组成扩展组成 64K8位位 RAM） 字位同时扩展字位同时扩展一个存储器的容量假定为一个存储器的容量假定为MN位，若使用位，若使用 lk 位的芯片位的芯片( lM, kN )，需要在字向和位向同时进行扩展。此时共，需要在字向和位向同时进行扩展。此时共需要需要(M/l)(N/k)个存储器芯个存储器芯 片。片。C字扩展法（字扩展法（2片片1M8位位 扩展组成扩展组成2M8位位 RAM）

21、A0A190I/OSRAM1220 - 1A0A19220I/OSRAM2221 - 1A0 A19A20CSR/WR/WCSR/W 【例例】CPU的地址总线的地址总线 16 根根 (A15A0，A0为低位为低位)，双向数据总线双向数据总线 8 根根 ( D7D0 )，与主存有关的控制信号有与主存有关的控制信号有: MREQ，R/W主存地址空间分配如下：主存地址空间分配如下：08191为系统程序区，由只读存储为系统程序区，由只读存储芯片组成；芯片组成；819232767为用户程序区；最后为用户程序区；最后(最大地最大地)2K地址地址空间为系统程序工作区。上述地址为十进制，按字节编。空间为系统程

22、序工作区。上述地址为十进制，按字节编。现有如下存储器芯片：现有如下存储器芯片：EPROM：8K8位位 ( 控制端仅有控制端仅有CS) ; SRAM：16K1位，位，2K8位，位，4K8位，位，8K8位位.请从上述芯片中选择适当芯片设计该计算机主存储器，画出主请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出选片逻辑存储器逻辑框图，注意画出选片逻辑(可选用门电路及可选用门电路及3 8译译码器码器74LS138)与与CPU 的连接，说明选哪些存储器芯片，选多的连接，说明选哪些存储器芯片，选多少片。少片。【解解】主存地址空间分布如图所示。主存地址空间分布如图所示。根据给定

23、条件，选用根据给定条件，选用EPROM：8K8位芯片位芯片1片。片。SRAM：8K8位芯片位芯片3片，片，2K8位芯片位芯片1片。片。【解解】（续）（续）主存储器的组成与主存储器的组成与CPU连接逻辑图连接逻辑图MREQ1. 快速页模式动态存储器（快速页模式动态存储器（FPM-DRAM）若干个存储单元组成若干个存储单元组成一页一页，在一个，在一个快速页周期快速页周期内读出该页内读出该页内的所有存储单元。内的所有存储单元。一页内的所有存储单元在存储阵列中均在同一行中（所以，一页内的所有存储单元在存储阵列中均在同一行中（所以，常由一整行构成一页）常由一整行构成一页）在一个在一个快速页周期快速页周期

24、内，内，RAS信号保持低平，而信号保持低平，而CAS行连续行连续切换，以选择该行中的不同列地址。切换，以选择该行中的不同列地址。D2. 带高速缓冲的动态存储器（带高速缓冲的动态存储器（CDRAM）支持猝发式读取支持猝发式读取读出期间可以进行刷新读出期间可以进行刷新E3. 同步型的动态存储器（同步型的动态存储器（SDRAM）F3. 同步型的动态存储器（续）同步型的动态存储器（续）支持猝发式读取（模式寄存器设定猝发长度）支持猝发式读取（模式寄存器设定猝发长度）与与CPU的数据交换同步于系统时钟，达到的数据交换同步于系统时钟，达到CUP存储总线存储总线的最高速。的最高速。F 4 . CDRAM内存条

25、实例内存条实例1M4位位片片 （2片）片） 1M8位位/片组片组（1MB、_扩展方式）扩展方式）1M8位位/片组片组（4组）组）1M32位位/模块模块（4MB、_扩展方式）扩展方式）1M32位位/模块模块 （4模块）模块） 16MB内内存条存条（_扩展方式）扩展方式）G为保证主存储器的读写可靠性，增加附加位及相应的硬件电路，为保证主存储器的读写可靠性，增加附加位及相应的硬件电路，以校验输入与输出的一致性。以校验输入与输出的一致性。分检错和纠错二个层次。分检错和纠错二个层次。H1. 掩模掩模ROM- 阵列结构和存储元阵列结构和存储元I1. 掩模掩模ROM- 逻辑符号和内部逻辑图逻辑符号和内部逻辑

26、图J2. 可编程可编程ROM - EPROM存储元（光擦除可编程存储元（光擦除可编程ROM）2. 可编程可编程ROM - E2PROM存储元存储元1. FLASH存储元存储元K2. FLASH存储器的基本操作存储器的基本操作L3. FLASH存储器的阵列结构存储器的阵列结构M由于由于CPU和主存储器在速度上不匹配，而且在一个和主存储器在速度上不匹配，而且在一个CPU周期中周期中可能需要用几个存储器字，这便限制了高速计算可能需要用几个存储器字，这便限制了高速计算,为了使为了使CPU不至因为等待存储器读写操作的完成而无事可做，可以采取一不至因为等待存储器读写操作的完成而无事可做，可以采取一些加速些

27、加速CPU和存储器之间有效传输的特殊措施。和存储器之间有效传输的特殊措施。双端口存储器是指同一个存储器具有两组相互独立的读写控制双端口存储器是指同一个存储器具有两组相互独立的读写控制线路线路,是一种高速工作的存储器。是一种高速工作的存储器。N1. 存储器的模块化组织存储器的模块化组织一个由若干个模块组成的主存储器是线性编址的。这些地址在一个由若干个模块组成的主存储器是线性编址的。这些地址在各模块有两种安排方式：一种是顺序方式，一种是交叉方式。各模块有两种安排方式：一种是顺序方式，一种是交叉方式。 顺序方式顺序方式:O1. 存储器的模块化组织（续）存储器的模块化组织（续）交叉方式交叉方式O2.

28、多模块交叉存储器的基本结构多模块交叉存储器的基本结构 四模块交叉存储器结构框图四模块交叉存储器结构框图 Pm=4的流水线方式存取示意图（时空图）的流水线方式存取示意图（时空图） Q多模块交叉存储器效率分析多模块交叉存储器效率分析假定模块字长等于数据总线宽度，模块存取一个字的存储假定模块字长等于数据总线宽度，模块存取一个字的存储周期为周期为T，总线传送周期为，总线传送周期为，存储器的交叉模块数为，存储器的交叉模块数为m，为了实现流水线方式存取，应当满足：为了实现流水线方式存取，应当满足： T=m （m=T/称为交叉存取度）称为交叉存取度） 交叉存储器要求其模块数必须大于或等于交叉存储器要求其模块

29、数必须大于或等于m，以保证启动，以保证启动某模块后经某模块后经m时间再次启动该模块时，它的上次存取操作时间再次启动该模块时，它的上次存取操作已经完成。这样，连续读取已经完成。这样，连续读取m 个字所需的时间为个字所需的时间为 t1=T+(m-1)而顺序方式存储器连续读取而顺序方式存储器连续读取m个字所需时间为个字所需时间为t2=mT. 【例例】设存储器容量为设存储器容量为32字，字长字，字长64位，模块数位，模块数m=4，分别用，分别用顺序方式和交叉方式进行组织。存储周期顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线，数据总线宽度为宽度为64位，总线传送周期位，总线传送周期=50

30、ns。若连续读出。若连续读出4个字，问顺个字，问顺序存储器和交叉存储器的带宽各是多少序存储器和交叉存储器的带宽各是多少?解：解：顺序存储器和交叉存储器连续读出顺序存储器和交叉存储器连续读出m=4个字的信息总量都是：个字的信息总量都是：q=64位位4=256位位顺序存储器和交叉存储器连续读出顺序存储器和交叉存储器连续读出4个字所需的时间分别是：个字所需的时间分别是：t2=mT=4200ns=800ns=810-7s;t1=T+(m-1) T=200ns+350ns=3510-7s顺序存储器和交叉存储器的带宽分别是：顺序存储器和交叉存储器的带宽分别是：W2=q/t2=256(810-7)=3210

31、7位位/s W1=q/t1=256(3510-7)=73107位位/s3. 二模块交叉存储器举例二模块交叉存储器举例二模块交叉存储器方框图二模块交叉存储器方框图 R3. 二模块交叉存储器举例（续）二模块交叉存储器举例（续）二模块交叉存储器无等待状态成块存取示意图二模块交叉存储器无等待状态成块存取示意图S1.相联存储器的基本原理相联存储器的基本原理相联存储器是指其中任一存储项内容作为地址来存取的存相联存储器是指其中任一存储项内容作为地址来存取的存储器。选用来寻址存储器的子段叫做关键字。储器。选用来寻址存储器的子段叫做关键字。存放在相联存储器中的项可以看成具有存放在相联存储器中的项可以看成具有KE

32、Y、DATA这样这样的格式。其中的格式。其中KEY是地址，是地址，DATA是被读写信息。是被读写信息。相联存储器的基本原理是把存储单元所存内容的某一部分相联存储器的基本原理是把存储单元所存内容的某一部分作为检索项作为检索项(即关键字项即关键字项)，去检索该存储器，并将存储器中，去检索该存储器，并将存储器中与该检索项符合的存储单元内容进行读出或写入。与该检索项符合的存储单元内容进行读出或写入。2.相联存储器的组成相联存储器的组成T1.cache的功能的功能cache是介于是介于CPU和主存之间的小容量存储器，存取速度比主和主存之间的小容量存储器，存取速度比主存快。它能高速地向存快。它能高速地向C

33、PU提供指令和数据，加快程序的执行速提供指令和数据，加快程序的执行速度。它是为了解决度。它是为了解决CPU和主存之间速度不匹配而采用的一项重和主存之间速度不匹配而采用的一项重要技术。要技术。U2. cache的基本原理的基本原理V3. cache的命中率的命中率在一个程序执行期间，设在一个程序执行期间，设Nc表示表示cache完成存取的总次数，完成存取的总次数，Nm表示主存完成存取的总次数，表示主存完成存取的总次数，h定义为命中率，则有定义为命中率，则有:若若tc表示命中时的表示命中时的cache访问时间，访问时间，tm表示未命中时的主存访问表示未命中时的主存访问时间，时间，1-h表示未命中率

34、，则平均访问时间表示未命中率，则平均访问时间ta为：为：设设r=tm/tc表示主存慢于表示主存慢于cache的倍率的倍率,e表示访问效率，则有表示访问效率，则有: 为提高访问效率，命中率为提高访问效率，命中率h越接近越接近1越好，越好，r值以值以510为宜。命为宜。命中率中率h与程序的行为、与程序的行为、cache的容量、组织方式、块的大小有关。的容量、组织方式、块的大小有关。ta=htc+(1-h)tm (3. 5) 【例例】CPU执行一段程序时，执行一段程序时，cache完成存取的次数为完成存取的次数为1900次，次，主存完成存取的次数为主存完成存取的次数为100次，已知次，已知cache

35、存取周期为存取周期为50ns，主，主存存取周期为存存取周期为250ns，求，求cache/主存系统的效率和平均访问时间。主存系统的效率和平均访问时间。 【解解】h=Nc / (Nc+Nm) = 1900 / (1900+100) = 0.95r=tm/tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5)0.95)=83.3%ta=tc/e=50ns/0.833=60nscache的容量很小，它保存的内容只是主存内容的一个子集，的容量很小，它保存的内容只是主存内容的一个子集，且且cache与主存的数据交换是以块为单位。地址映射即是应用与主存的数据交换是以块为单位。地址

36、映射即是应用某种方法把主存地址定位到某种方法把主存地址定位到cache中。中。址映射方式有址映射方式有全相联方式全相联方式、直接方式直接方式和和组相联组相联方式三种方式三种 1.全相联映射方式主存中一个块的地址与块的内容一起存于主存中一个块的地址与块的内容一起存于cache的行中，其中的行中，其中块地址存于块地址存于cache行的标记部分中。这种方法可使主存的一个行的标记部分中。这种方法可使主存的一个块直接拷贝到块直接拷贝到cache中的任意一行上，非常灵活。中的任意一行上，非常灵活。W1.全相联映射方式(续) 全相联映射全相联映射cache的检索过程的检索过程2.直接映射方式这也是一种多对一

37、的映射关系，但一个主存块只能拷贝到这也是一种多对一的映射关系，但一个主存块只能拷贝到cache的一个特定行位置上去。的一个特定行位置上去。cache的行号的行号i和主存的块号和主存的块号j有有如下函数关系：如下函数关系： i=j mod m（m为为cache中的总行数）中的总行数）X2.直接映射方式(续) 直接映射直接映射cache的检索过程的检索过程3.组相联映射方式这种方式是前两种方式的折衷方案。它将这种方式是前两种方式的折衷方案。它将cache分成分成u组，每组组，每组v行，主存块存放到哪个组是固定的，至于存到该组哪行，主存块存放到哪个组是固定的，至于存到该组哪 一行是一行是灵活的，即有

38、如下函数关系：灵活的，即有如下函数关系：muv组号组号 qj mod u Y3.组相联映射方式(续) 组相联映射组相联映射cache的检索过程的检索过程cache工作原理要求它尽量保存最新数据，必然要产生替换。工作原理要求它尽量保存最新数据，必然要产生替换。对直接映射的对直接映射的cache来说，只要把此特定位置上的原主存块换来说，只要把此特定位置上的原主存块换出出cache即可。即可。对全相联和组相联对全相联和组相联cache来说，来说， 就要从允许存放新主存块的若就要从允许存放新主存块的若干特定行中选取一行换出。干特定行中选取一行换出。最不经常使用最不经常使用(LFU)算法算法每行设置一个

39、计数器。从每行设置一个计数器。从0开始计数，每访问一次，开始计数，每访问一次， 被访行被访行的计数器增的计数器增1。当需要替换时，将计数值最小的行换出，同。当需要替换时，将计数值最小的行换出，同时将该行的计数器都清零。时将该行的计数器都清零。这种算法将计数周期限定在对这些特定行两次替换之间的这种算法将计数周期限定在对这些特定行两次替换之间的间隔时间内，不能严格反映近期访问情况。间隔时间内，不能严格反映近期访问情况。近期最少使用近期最少使用(LRU)算法算法 每行也设置一个计数器，每行也设置一个计数器，cache每命中一次，命中行计数器每命中一次，命中行计数器清零，其它各行计数器增清零，其它各行

40、计数器增1。当需要替换时，将计数值最大。当需要替换时，将计数值最大的行换出。的行换出。这种算法保护了刚拷贝到这种算法保护了刚拷贝到cache中的新数据行，有较高的命中的新数据行，有较高的命中率中率。 关注关注2 2路组相连的路组相连的LRULRU算法实现算法实现随机替换随机替换随机替换策略从特定的行位置中随机地选取一行换出。在随机替换策略从特定的行位置中随机地选取一行换出。在硬件上容易实现，且速度也比前两种策略快。硬件上容易实现，且速度也比前两种策略快。随机替换策略的缺点是降低了命中率和随机替换策略的缺点是降低了命中率和cache工作效率。工作效率。CPU对对cache的写入更改了的写入更改了

41、cache的内容。可选用写操作策略使的内容。可选用写操作策略使cache内容和主存内容保持一致。内容和主存内容保持一致。 写回法写回法当当CPU写写cache命中时，只修改命中时，只修改cache的内容，而不立即写入的内容，而不立即写入主存；主存；只有当此行被换出时才写回主存。只有当此行被换出时才写回主存。这种方法减少了访问主存的次数这种方法减少了访问主存的次数,但是存在不一致性的隐患。但是存在不一致性的隐患。实现这种方法时，每个实现这种方法时，每个cache行必须配置一个修改位，以反行必须配置一个修改位，以反映此行是否被映此行是否被CPU修改过。修改过。全写法全写法 当写当写cache命中时

42、，命中时，cache与主存同时发生写修改与主存同时发生写修改，因而较好，因而较好地维护了地维护了cache与主存的内容的一致性。当写与主存的内容的一致性。当写cache未命中时，未命中时，直接向主存进行写入。直接向主存进行写入。使用这种方法，使用这种方法，cache中每行无需设置一个修改位以及相应中每行无需设置一个修改位以及相应的判断逻辑。缺点是降低了的判断逻辑。缺点是降低了cache的功效。的功效。 写一次法写一次法 基于写回法并结合全写法的写策略基于写回法并结合全写法的写策略,写命中与写未命中的处理写命中与写未命中的处理方法与写回法基本相同，方法与写回法基本相同，只是第一次写命中时要同时写

43、入主只是第一次写命中时要同时写入主存。存。这便于维护系统全部这便于维护系统全部cache的一致性。的一致性。Pentium4Pentium4 PC机采用机采用 3 级级cache结构。结构。Z下图所示为存贮器的地址空间分布图和存贮器的地址译码电路，下图所示为存贮器的地址空间分布图和存贮器的地址译码电路，后者可在后者可在A组跨接端和组跨接端和B组跨接端之间分别进行接线。组跨接端之间分别进行接线。74LS139是是 2 ：4译码器，使能端译码器，使能端G接地表示译码器处于正常译码状态。接地表示译码器处于正常译码状态。要求：完成要求：完成A组跨接端与组跨接端与B组跨接端内部的正确连接，以便使组跨接端

44、内部的正确连接，以便使地址译码电路按图的要求正确寻址。地址译码电路按图的要求正确寻址。 1. 什么是虚拟存储器什么是虚拟存储器虚拟存储器只是一个容量非常大的存储器的逻辑模型，不虚拟存储器只是一个容量非常大的存储器的逻辑模型，不是任何实际的物理存储器。是任何实际的物理存储器。它借助于磁盘等辅助存储器来扩大主存容量，使之为更大它借助于磁盘等辅助存储器来扩大主存容量，使之为更大或更多的程序所使用。或更多的程序所使用。它指的是主存它指的是主存-外存层次。以透明的方式给用户提供了一个外存层次。以透明的方式给用户提供了一个比实际主存空间大得多的程序地址空间。比实际主存空间大得多的程序地址空间。物理地址由物

45、理地址由CPU地址引脚送出，用于访问主存的地址。地址引脚送出，用于访问主存的地址。虚拟地址由编译程序生成的，是程序的逻辑地址，其地址虚拟地址由编译程序生成的，是程序的逻辑地址，其地址空间的大小受到辅助存储器容量的限制。空间的大小受到辅助存储器容量的限制。主存主存-外存层次和外存层次和cache-主存层次比较主存层次比较主存主存-外存层次和外存层次和cache-主存层次用的地址变换映射方法和替换主存层次用的地址变换映射方法和替换策略是相似的，都基于程序局部性原理。它们遵循的原则是：策略是相似的，都基于程序局部性原理。它们遵循的原则是： 把程序中最近常用的部分驻留在高速的存储器中。把程序中最近常用

46、的部分驻留在高速的存储器中。 一旦这部分变得不常用了，把它们送回到低速存储器中。一旦这部分变得不常用了，把它们送回到低速存储器中。 换入换出是由硬件或操作系统完成的，对用户是透明的。换入换出是由硬件或操作系统完成的，对用户是透明的。 力图使存储系统的性能接近高速存储器，价格接近低速存力图使存储系统的性能接近高速存储器，价格接近低速存储器。储器。两种存储系统的主要区别在于：两种存储系统的主要区别在于：在虚拟存储器中未命中的性能损失要远大于在虚拟存储器中未命中的性能损失要远大于cache系统中未系统中未命中的损失。命中的损失。2. 主存主存-外存层次的基本信息传送单位外存层次的基本信息传送单位主存

47、主存-外存层次的基本信息传送单位可采用几种不同的方案：外存层次的基本信息传送单位可采用几种不同的方案：段、页或段页段、页或段页。 段段是按照程序的逻辑结构划分成的多个相对独立部分，作为独是按照程序的逻辑结构划分成的多个相对独立部分，作为独立的逻辑单位。立的逻辑单位。优点是段的逻辑独立性使它易于编译、管理、保护等。优点是段的逻辑独立性使它易于编译、管理、保护等。缺点是因为段的长度各不相同，起点和终点不定，给主存缺点是因为段的长度各不相同，起点和终点不定，给主存空间分配带来麻烦，造成主存浪费。空间分配带来麻烦，造成主存浪费。页页是主存物理空间中划分出来的等长的固定区域。是主存物理空间中划分出来的等

48、长的固定区域。 优点是页面的起点和终点地址是固定的优点是页面的起点和终点地址是固定的,方便造页表方便造页表,新页调新页调入主存也很容易掌握，比段式空间浪费小。入主存也很容易掌握，比段式空间浪费小。缺点是处理、保护和共享都不及段式来得方便。缺点是处理、保护和共享都不及段式来得方便。段页式管理段页式管理采用分段和分页结合的方法。采用分段和分页结合的方法。程序按模块分段，段内再分页，进入主存以页为基本信息程序按模块分段，段内再分页，进入主存以页为基本信息传送单位，用段表和页表进行两级定位管理。传送单位，用段表和页表进行两级定位管理。页式虚拟存储系统中，虚拟空间分成页，称为页式虚拟存储系统中，虚拟空间

49、分成页，称为逻辑页逻辑页；主存空；主存空间也分成同样大小的页，称为间也分成同样大小的页，称为物理页物理页。虚存地址虚存地址分为两个字段：高字段为逻辑页号，低字段为页内行分为两个字段：高字段为逻辑页号，低字段为页内行地址。地址。实存地址实存地址也分两个字段：高字段为物理页号，低字段为也分两个字段：高字段为物理页号，低字段为页内行地址。页内行地址。为了避免页表已保存或已调入主存储器时对主存访问次数的增为了避免页表已保存或已调入主存储器时对主存访问次数的增多多, 把页表的最活跃部分存放在高速存储器中组成快表。把页表的最活跃部分存放在高速存储器中组成快表。快表与慢表实现内部地址变换快表与慢表实现内部地

50、址变换 在段式虚拟存储系统中，段是按照程序的逻辑结构划分的，各在段式虚拟存储系统中，段是按照程序的逻辑结构划分的，各个段的长度因程序而异。个段的长度因程序而异。虚拟地址由段号和段内地址组成虚拟地址由段号和段内地址组成,为了把虚拟地址变换成实主为了把虚拟地址变换成实主存地址，需要一个段表。存地址，需要一个段表。段表也是一个段，可以存在外存中，但一般是驻留在主存中段表也是一个段，可以存在外存中，但一般是驻留在主存中段页式段页式是是段式虚拟存储器段式虚拟存储器和和页式虚拟存储器页式虚拟存储器的结合。的结合。它把程序按逻辑单位分段以后，再把每段分成固定大小的页。它把程序按逻辑单位分段以后，再把每段分成

51、固定大小的页。程序对主存的调入调出是按页面进行的，但它又可以按段实现程序对主存的调入调出是按页面进行的，但它又可以按段实现共享和保护，兼备页式和段式的优点。共享和保护，兼备页式和段式的优点。缺点是在映象过程中需要多次查表。缺点是在映象过程中需要多次查表。如果有多个用户在机器上运行，多道程序的每一道需要一个基如果有多个用户在机器上运行，多道程序的每一道需要一个基号号,由它指明该道程序的段表起始地址。由它指明该道程序的段表起始地址。虚拟地址格式如下：虚拟地址格式如下：基号基号段号段号页号页号页内地址页内地址 段页式虚拟存储系统由虚拟地址向主存地址的变换示例段页式虚拟存储系统由虚拟地址向主存地址的变

52、换示例【例例6】 假设有三道程序假设有三道程序(用户标志号为用户标志号为A，B，C)，其基址寄，其基址寄存器内容分别为存器内容分别为SA，SB，SC ，逻辑地址到物理地址的变换过，逻辑地址到物理地址的变换过程见演示在主存中，每道程序都有一张段表，程见演示在主存中，每道程序都有一张段表，A程序有程序有4段，段，C程序有程序有3段。每段应有一张页表，段表的每行就表示相应页表段。每段应有一张页表，段表的每行就表示相应页表的起始位置，而页表内的每行即为相应的物理页号。请说明虚的起始位置，而页表内的每行即为相应的物理页号。请说明虚实地址变换过程。实地址变换过程。【解解】虚拟存储器中的页面替换策略和虚拟存储器中的页面替换策略和cache中的行替换策略有很多中的行替换策略有很多相似之处，但有三点显著不同：相似之处，但有三点显著不同：(1)缺页至少要涉及前一次磁盘存取，读取所缺的页，缺页缺页至少要涉及前一次磁盘存取，读取所缺的页，缺页使系统蒙受的损失要比使系统蒙受的损失要比cache未命中大得多。未命中大得多。(2)页面替换是由操作系统软件实现的。页面替换是由操作系统软件实现的。(3)替换的选择余地很大，属于一个进程的页面都可替换。替换的选择余地很大，属