超前进位加法器的设计

1、精选优质文档-倾情为你奉上课 程 设 计 报 告课程设计名称：计算机组成原理课程设计课程设计题目：超前进位加法器的设计院（系）：计算机学院专 业：计算机科学与技术班 级：学 号：姓 名：指导教师： 完成日期： 专心-专注-专业目 录第1章 总体设计方案1.1 设计原理十六位超前进位加法器，可以由4个四位超前进位加法器构成。由第一个四位超前进位加法器的进位输出加进为第二个超前进位加法器的进位输入，依次类推。超前进位加法器的实现是建立在各位进位的形成条件来实现的。 所以第一位的进位 c1=a0*b0+(a0+b0)*c0; 第二位的进位 c2=a1*b1+(a1+b1)*a0*b0+(a1+b1)

2、(a0+b0)c0 第三位的进位 c3=a2*b2+(a2+b2)a1*b1+(a1+b1)*(a2+b2)*a0*b0+ (a0+b0)(a1+b1)(a2+b2)*c0 第四位的进位 c4=a3*b3+(a3+b3)*a2*b2+(a3+b3)*(a2+b2)a1*b1 +(a3+b3)(a2+b2)(a1+b1)*a0*b0 +(a0+b0)(a1+b1)(a2+b2)(a3+b3)*c0下面我们可以引进传递函数Pi和进位产生函数Gi的概念。他们定义为： Pi=Ai+Bi Gi=Ai*BiP1的意义是：当A0和B0中有一个为1时，若有进位输入，则本位向高位传递进位。这个进位可以看成是低位

3、进位越过本位向高位传递的。G1的意义是：当A0，B0均为1时，不管有无进位输入，定会产生向高位的进位。将P1，G1代人C1-C4；C1=G1+P1*C0； 式（1）C2=G2+P2*G1+P2*P1*C0； 式（2）C3=G3+P3*G2+P3*P2*G1+P3*P2*P1*C0； 式（3）C4=G4+P4*G3+P4*P3*G2+P4*P3*P2*G1+P4*P3*P2*P1*C0； 式（4）图1.1 十六位超前进位加法器原理框图1.2 设计思路一个十六位超前进位加法器，可以由4个四位超前进位加法器模块构成。四位超前进位加法器采用Schematic设计输入方式，顶层的八位超前进位加法器采用原

4、理图设计输入方式。采用硬件描述语言进行电路设计并实现上述给定进位的功能，设计的Schematic程序经编译、调试后形成gorffree*.bit文件并下载到XCV200可编程逻辑芯片中，经硬件测试验证设计的正确性。1.3 设计环境·硬件环境：伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机；·EDA环境：Xilinx ISE EDA设计软件、ModulSim EDA仿真软件。第2章 详细设计方案2.1 顶层方案图的设计与实现顶层方案图实现一位全加器的逻辑功能，采用原理图设计输入方式完成，电路实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后，把输

5、入/输出信号安排到XCV200指定的引脚上去，实现芯片的引脚锁定。2.1.1创建顶层图形设计文件顶层图形文件由4个超前进位加法器（444）构成，33位输入16位输出。可利用Xilinx ECS模块实现顶层图形文件的设计，顶层图形文件结构如图2.1所示。图2.1 十六位超前进位加法器顶层图形文件结构2.1.2器件的选择与引脚锁定（1）器件的选择由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为Xlinx XCV200可编程逻辑芯片。（2）引脚锁定把顶层图形文件中的输入/输出信号安排到Xlinx XCV200芯片指定的引脚上去，实现芯片的引脚锁定

6、，各信号及Xlinx XCV200芯片引脚对应关系如表2.1所示。表2.1 信号和芯片引脚对应关系输入信号 XCV200芯片引脚输出信号 XCV200芯片引脚A0100F0200A1101F1201A2102F2202A3103F3203 A4104F4 204A5105F5205A6106F6206A7107F7207A8108F8208A9109F9209A10110F10210A11111F11211A12112F12212A13113F13213A14114F14214A15115F15215B0116C4216B1117B2118B3119B4120B5121B6122B7123B8

7、124B9125B10126B11127 B12128B13129B14130B15131C01322.1.3编译、综合、适配利用Xilinx编译器对顶层图形文件进行编译、综合、优化、逻辑分割、适配和布线，生成可供时序仿真的文件和器件下载编程文件。2.2 功能模块的设计与实现十六位超前进位加法器采用Schematic设计输入方式。2.2四位超前进位加法器模块的设计与实现根据上面在1。1中讲述的四位超前进位加法器的设计原理那样，四位超前进位加法器的实现是建立在进位C1，C2，C3，C4的基础之上的。所以，由于上面第1章第1节中关于进位C1，C2，C3，C4已经进位讲述，根据式（1），式（2），式

8、（3）式（4）可以画出四位超前进位加法器的逻辑图。九个输入分别用表示A0，A1，A2，A3，B0。B1。B2。B3，c0，输出用F0,F1,F2,F3,c4表示，形成的Schematic程序用444命名，其设计过程如下。（1） 创建Schematic原理图。（2）功能仿真对创建的四位超前进位加法器（444）进行功能仿真，验证其功能的正确性，可用Xilinx编译器的Simulator模块实现。功能仿真图2。22.3 仿真调试仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。编译、综合、适配利用Xilinx编译器对顶层图形文件进行编译、综合、优化、逻

9、辑分割、适配和布线，生成可供时序仿真的文件和器件下载编程文件。（1）建立仿真波形文件及仿真信号选择功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设置参数，选定的仿真信号和设置的参数如表2.2所示。表2.2 仿真信号选择和参数设置表2.1 信号和芯片引脚对应关系输入名称 信号值输出名称 信号值A0 1F0A11F1A21F2A31F3 A41F4 A51F5A61F6A71F7A81F8A91F9A101F10A111F11A121F12A131F13A141F14A151F15B00C4B10B20B30B40B50B60B70B80B90B100B110 B120B130B

10、140B151C01（2）功能仿真结果与分析功能仿真波形结果如图2.2所示，仿真数据结果如表2.3所示。对表2.3与表1.1的内容进行对比，可以看出功能仿真结果是正确的，进而说明电路设计的正确性。图2.3 功能仿真波形结果表2.3 仿真数据结果输入名称 信号值输出名称 信号值A0 1F00A11F10A21F20A31F30 A41F4 0A51F50A61F60A71F70A81F80A91F90A101F100A111F110A121F120A131F130A141F140A151F151B00C41B10B20B30B40B50B60B70B80B90B100B110 B120B130B

11、140B151C01第3章 编程下载与硬件测试3.1 编程下载利用Xilinx的编程下载功能，将得到的gorffree*.bin文件下载到XCV200实验板的XCV200可编程逻辑芯片中。3.2 硬件测试及结果分析利用XCV200实验板进行硬件功能测试。十六位超前进位加法器的输入数据通过XCV200实验板的输入开关实现，输出数据通过XCV200实验板的LED指示灯实现，其对应关系如表3.1所示。表3.1 XCV200实验板信号对应关系XCV200芯片引脚信号XCV200实验板A0-A7K1 A8-A15K2 B0-B7K3 B8-B15K4C0K0F0-F7D1 F8-F15D2利用表2.2中

12、的输入参数作为输入数据，测试输出结果，即用XCV200实验板的开关K2，K3，K4输入数据，同时观察D1的输出，得到如表3.2所示的硬件测试结果。表3.2 硬件测试结果输入输出K1K2K3K4K0D1D21100100110000110000110000110000110000110000110101表3。3硬件测试结果的图表所以运算的结果是：F15F14F13F12F11F10F9F8F7F6F5F4F3F2F1F0=A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15B0B1B2B3B4B5B6B7B8B9B10B11B12B13B14B15=1111 1111 1

13、111 1111+0000 0000 0000 0001=0001表3。3硬件测试结果的图表对表3.2与表3.3的内容进行对比，可以看出硬件测试结果是正确的，说明电路设计完全正确。参考文献1 曹昕燕. EDA技术实验与课程设计M.北京：清华大学出版社，20062 范延滨.微型计算机系统原理、接口与EDA设计技术M.北京：北京邮电大学出版社，20063 王爱英.计算机组成与结构(第4版)M.北京：清华大学出版社，20064 侯伯亨，顾新.VHDL硬件描述语言与数字逻辑电路设计。西安：西安电子科技大学出版社，19995 杜建国。Veriling HDL 硬件描述语言。北京：国防工业出版社，20036 林灶生，刘绍汉。Verilog FPGA 芯片设计。北京：北京航空航天出版社，20067 白中英，计算机组成原理（第3版）。北京：科技出版社附 录（程序清单或电路原理图）八位超前进位加法器的原理图：四位超前进位加法器的内部构造图：课程设计总结：在程序设计的过程中由于对软件环境的不熟悉导致对程序设计的总体把握不太明白。在经过一段时间的熟悉和老师的讲解，终于，初步了解了这个程序设计软件的