第4章半导体存储器

1、Page 1第第4章章 半导体存储器半导体存储器 4.1 半导体存储器的基本知识半导体存储器的基本知识4.2 半导体存储器接口基本技术半导体存储器接口基本技术4.3 8位及位及16位微机系统中内存储器接口位微机系统中内存储器接口Page 2 2、按照构成存储器材料的不同，可分为、按照构成存储器材料的不同，可分为半导体半导体存储器存储器、磁存储器磁存储器、激光存储器激光存储器、纸卡存储器纸卡存储器 1、根据存储器是设在主机内部还是外部，可、根据存储器是设在主机内部还是外部，可分为分为内部存储器内部存储器（主存储器）（主存储器）和和 外部存储器外部存储器（辅存储器）（辅存储器）4.1.1 存储器的

2、分类存储器的分类4.1 半导体存储器的基本知识半导体存储器的基本知识Page 3 内存内存用来存储当前运行所需要的程序和用来存储当前运行所需要的程序和数据，以便直接与数据，以便直接与CPU交换信息。相对外存而交换信息。相对外存而言，它容量小，存取速度快，价格较高；言，它容量小，存取速度快，价格较高；外存外存存放当前暂不参与运行和永久保存存放当前暂不参与运行和永久保存的一些程序和数据，在的一些程序和数据，在CPU需要处理时再成批需要处理时再成批的与内存交换。它容量大，价格较低，但存的与内存交换。它容量大，价格较低，但存取速度慢。取速度慢。Page 4 按照构成存储器材料的不同，可分为按照构成存储

3、器材料的不同，可分为半导体存半导体存储器、磁存储器、激光存储器、纸卡存储器储器、磁存储器、激光存储器、纸卡存储器半导体半导体存储器存储器RAMROMSRAMDRAMPROMEPROMEEPROMPage 5RAM 随机读写存储器（随机读写存储器（Random Access Memory）ROM 只读存储器（只读存储器（Read Only Memory） 它的内容可读出、写入或改写，主要用于存放各种现它的内容可读出、写入或改写，主要用于存放各种现场的输入、输出数据、中间计算结果及作堆栈用等。场的输入、输出数据、中间计算结果及作堆栈用等。 内容只可读出不可写入，最大优点是所存信息可长期内容只可读出

4、不可写入，最大优点是所存信息可长期保存，断电时，保存，断电时，ROM中的信息不会消失。主要用于存中的信息不会消失。主要用于存放固定的程序和数据，通常用它存放引导装入程序。放固定的程序和数据，通常用它存放引导装入程序。Page 6Cache 高速缓冲存储器高速缓冲存储器CPU高速缓高速缓存控制存控制器器高速高速SRAM主主 存存 储储 器器 Cache 是位于是位于CPU和和主存（主存（DRAM）之间，规模）之间，规模较小、速度很高的静态存储较小、速度很高的静态存储器（器（SRAM）。）。 在在Cache中通常存放中通常存放CPU当前用的最多的程序和数据，当前用的最多的程序和数据，是使是使CPU

5、能以最高的速度工作。能以最高的速度工作。 设置高速缓冲存储器是高档微型计算机中最常用的一设置高速缓冲存储器是高档微型计算机中最常用的一种方法，目前一般也将它们或它们的一部分制作在种方法，目前一般也将它们或它们的一部分制作在CPUCPU芯片中。芯片中。Page 71、存储容量、存储容量 用某一芯片有多少个存储单元，每个存储单元存储若干用某一芯片有多少个存储单元，每个存储单元存储若干位来表示，以位来表示，以 bit 为单位。为单位。存储容量存储容量=地址单元数地址单元数数据线位数数据线位数2、存取速度、存取速度 存取速度可以用两个时间参数表示存取速度可以用两个时间参数表示:存取时间和存存取时间和存

6、取周期。取周期。3、其它指标、其它指标可靠性、功耗、价格等可靠性、功耗、价格等4.1.2 存储器的性能指标存储器的性能指标Page 84.1.3 半导体存储器基本结构半导体存储器基本结构 图图4-1 半导体存储器芯片的典型内部结构半导体存储器芯片的典型内部结构 Page 9一个存储字提供并行操作的位单元数（对应二一个存储字提供并行操作的位单元数（对应二进制位数）称为存储器的字长。存储器芯片可以分成进制位数）称为存储器的字长。存储器芯片可以分成位片结构（字长位片结构（字长=1位）和字片结构（字长位）和字片结构（字长l位），目位），目前常用的是前常用的是1位和位和8位。位。1位片结构中位片结构中,

7、 ,每个地址只能选中芯片中的一个每个地址只能选中芯片中的一个位单元，进行一位数据操作；位单元，进行一位数据操作；8位芯片则将芯片中每位芯片则将芯片中每8个位单元组成一个存储字，每一个地址同时选中个位单元组成一个存储字，每一个地址同时选中8个位个位单元进行单元进行8位数据（即一个字节）操作。位数据（即一个字节）操作。 Page 10存储器芯片容量一般用字数存储器芯片容量一般用字数 字长表示，例如同样字长表示，例如同样是是1K1K位的芯片，对于位的芯片，对于1 1位片的存储容量为位片的存储容量为1K1K 1 1位，对于位，对于8 8位片则为位片则为128128 8 8位，二者的主要区别：位，二者的

8、主要区别：芯片所需引脚芯片所需引脚数不同。前者需要数不同。前者需要1010条地址线，条地址线，1 1位数据线；后者只需要位数据线；后者只需要7 7位地址线，但需要位地址线，但需要8 8位数据线。位数据线。使用的灵活性不同，使用的灵活性不同，前者需要使用前者需要使用8 8个芯片并行工作才能提供字节宽度的数据个芯片并行工作才能提供字节宽度的数据操作；后者只需一个芯片即可实现。操作；后者只需一个芯片即可实现。 SRAMSRAM和和ROMROM芯片一般为芯片一般为8 8位字片结构，位字片结构，DRAMDRAM则则通常使用通常使用1 1位片结构以减少芯片引脚数。位片结构以减少芯片引脚数。 Page 11

9、1234567816910151413121174LS138ABCVCCG2AG2B地地G1Y0Y1Y2Y3Y4Y5Y6Y7工作条件：工作条件：G1=1，G2A = G2B =0C C，B B，A A为译码输入端，输出有为译码输入端，输出有8 8种状态即种状态即 Y Y0 0Y Y7 74.1.4 4.1.4 典型芯片典型芯片 Page 12R / W1234567891011122425222120191817161514136116VCC地地A7A6A5D0D1D2A4A3A2A1A0D7D6D5D4D3A8A9A10CSOE2K2K8 bit8 bit芯片芯片当读写信号当读写信号R /

10、W= 0 时写入，时写入，R / W= 1时读出；输出允许时读出；输出允许OE；选片信号；选片信号CS。Page 136264 8K8bit 的的SRAM芯片芯片1 1、引脚、引脚12345678910111213141516171819202122232425262728NC地地+5VA12A11A10A7A6A5A4A3A2A1A0A8A9D0D1D2D3D4D5D6D7CS1CS2WEOE62644567891011121314地地A7A6A5A4A3A2A1A0D0D1D2CS1、CS2：片选信号线：片选信号线 只有当只有当CS1 = 0，CS2 =1 时，时，该芯片才被选中。使用时常

11、该芯片才被选中。使用时常利用选片信号将芯片放在所利用选片信号将芯片放在所需要的地址范围上。需要的地址范围上。OE 输出允许信号线输出允许信号线 只有当只有当OE = 0 时，才允许时，才允许芯片将某单元的数据送到数芯片将某单元的数据送到数据线上。据线上。WE 写允许信号线写允许信号线 WE = 0 时，允许将数据写时，允许将数据写入芯片：入芯片：WE =1 时，允许芯时，允许芯片的数据读出。片的数据读出。D0D7：双向数据线：双向数据线 决定芯片中每个存储单元决定芯片中每个存储单元存储了多少二进制位，使用存储了多少二进制位，使用时与总线的数据线相连。时与总线的数据线相连。 A0A12：地址线地

12、址线 决定该芯片有决定该芯片有8K个存储单个存储单元，在使用时常接总线的低元，在使用时常接总线的低位地址位地址Page 142164 64K1 bit 的的DRAM芯片芯片12345678910111213141516NCDINDOUTWERASCAS地地+5VA7A5A4A3A6A0A1A2A7A0：地址引线（复用）地址引线（复用） CPU对对DRAM芯片寻址的地址信号芯片寻址的地址信号分成行地址和列地址，分别由芯分成行地址和列地址，分别由芯片上的地址线送入芯片内部进行片上的地址线送入芯片内部进行锁存、译码而选中要寻址的单元。锁存、译码而选中要寻址的单元。DIN、DOUT：数据线：数据线RA

13、S、CAS：分别是行地址锁存信：分别是行地址锁存信号和列地址锁存信号。号和列地址锁存信号。WE：写允许信号：写允许信号1 1、引脚、引脚2164Page 152 2、工作过程、工作过程读出数据：读出数据：RASCAS行地址行地址列地址列地址WE =1DOUT有效数据有效数据Page 16刷刷 新新 将动态存储器所存放的每一比特信息读出并照原样写将动态存储器所存放的每一比特信息读出并照原样写入原单元的过程称为动态存储器的刷新。入原单元的过程称为动态存储器的刷新。刷新过程刷新过程 行地址循环一遍，可将整个芯片的所有地址单元刷行地址循环一遍，可将整个芯片的所有地址单元刷新一遍。新一遍。行地址行地址R

14、ASCAS =1Page 172764 8K8bit 的的EPROM芯片芯片1 1、引脚、引脚12345678910111213141516171819202122232425262728VPP地地A12A11A10A7A6A5A4A3A2A1A0A8A9D0D1D2D3D4D5D6D7CENCPGMOE2764VCC（+5V）D0D7：双向数据线：双向数据线 芯片工作过程中，芯片工作过程中，D0D7为数据输出线；当对芯片编为数据输出线；当对芯片编程时，由此程时，由此8条线输入要编条线输入要编程的数据。程的数据。CE：输入信号输入信号 当当CE有效时，能选中该芯有效时，能选中该芯片使其工作。片

15、使其工作。PGM：编程脉冲输入端编程脉冲输入端 当当对对EPROM 编程时，由此加编程时，由此加入编程脉冲；读时入编程脉冲；读时PGM为为1 1。Page 182 2、工作过程、工作过程2764在使用时，仅用于将其存储的内容读出。在使用时，仅用于将其存储的内容读出。有效地址有效地址地址地址CEOED0D7有效数据有效数据Page 194.2 半导体存储器接口基本技术半导体存储器接口基本技术4.2.1 存储器接口中应考虑的几个问题存储器接口中应考虑的几个问题 1、存储器与、存储器与CPU之间的时序配合之间的时序配合 2、 CPU总线负载能力总线负载能力 3、存储芯片的选用存储芯片的选用 Page

16、 20 在微机系统中，在微机系统中，数据是以字节为单位数据是以字节为单位进行存取的，进行存取的，与之对应的内存也必须以与之对应的内存也必须以8位为一个存储单元，对应一个位为一个存储单元，对应一个存储地址。当使用字长不足存储地址。当使用字长不足8位的芯片构成内存储器时，位的芯片构成内存储器时，必须用多片合在一起，并行构成具有必须用多片合在一起，并行构成具有8位字长的存储单元，位字长的存储单元，即为了满足即为了满足CPU数据总线宽度的需要，必须对数据线进数据总线宽度的需要，必须对数据线进行扩展。行扩展。 1. 存储器与数据总线的连接存储器与数据总线的连接4.2.2 存储器与系统总线的连接存储器与系

17、统总线的连接 Page 21位扩展位扩展 加大字长加大字长例例 用用8个个16K1bit芯片组成芯片组成16K8bit的存储器。的存储器。A0A13D0D1D2D716K1CSCSCSCSWEWEWEWE16K1D0D1D2D7将多片存将多片存储器的地储器的地址、片选、址、片选、读读/写端写端相应并联，相应并联，数据端单数据端单独引出。独引出。Page 222. 存储器与控制总线的连接存储器与控制总线的连接ROM只有读操作而无写操作。一般芯片只有读操作而无写操作。一般芯片的的#CE#CE由高位地址译码控制，由高位地址译码控制，#OE#OE端由端由CPU的的#RD#RD来控制。来控制。Page

18、232. 存储器与控制总线的连接存储器与控制总线的连接RAMRAM既有读操作又有写操作，除了读控制外，既有读操作又有写操作，除了读控制外，增加了写控制。常用的连接方法有两种：增加了写控制。常用的连接方法有两种：（1 1）用一条线用一条线#WE#WE来控制读、写来控制读、写，当，当#CE=0#CE=0，#WE=1#WE=1时为存储器读；当时为存储器读；当#CE=0#CE=0，#WE=0#WE=0时为存储时为存储器写。器写。（2 2）用）用#OE#OE和和#WE#WE分别控制读、写分别控制读、写，#CE#CE控制控制芯片选通。芯片选通。#CE#CE由高位地址译码控制，由高位地址译码控制，#OE#O

19、E、#WE#WE分别由分别由#RD#RD、#WR#WR控制。当控制。当#CE=0#CE=0，#OE=0#OE=0时为读；时为读；当当#CE=0#CE=0，#WE=0#WE=0时为写。时为写。Page 243. 存储器与地址总线的连接存储器与地址总线的连接 根据所选存储芯片地址线的多少，把根据所选存储芯片地址线的多少，把CPU的的地址线分为芯片外（指存储芯片）地址线和芯地址线分为芯片外（指存储芯片）地址线和芯片内地址线两部分。片内地址线两部分。芯片外地址线芯片外地址线经地址译码器译码输出作为存经地址译码器译码输出作为存储芯片的片选信号，用来选中储芯片的片选信号，用来选中CPU所要访问的所要访问的

20、存储器芯片。存储器芯片。片内地址线片内地址线直接接到所要访问的存储器芯片直接接到所要访问的存储器芯片的地址引脚，用来直接选中该芯片中的一个存的地址引脚，用来直接选中该芯片中的一个存储单元。储单元。 Page 25字扩展字扩展 扩大地址扩大地址例例 用用4个个16K4bit芯片组成芯片组成64K4bit的存储器。的存储器。WED0D1D2D3译码器译码器A14A150123CSWE16K4D0 D3CSWE16K4D0 D3CSWE16K4D0 D3CSWE16K4D0 D3A0A13Page 26 一个由一个由2114（1K4bit）芯片组成的存储器（容）芯片组成的存储器（容量为量为4K8bi

21、t）与）与CPU的连接方式的连接方式D3D0A9A0WECS2114D7D4A9A0WECS2114 D3D0A9A0WECS2114D7D4A9A0WECS2114译译 码码 器器字位扩展字位扩展A9A0A11A10M/IOWRD7D08088CPU#1#4Page 276264芯片容量为芯片容量为8k8bit 13 8例例1 5124 1K4 2K1 8K8 例例2 欲组成欲组成16K8的存储器，需存储器的存储器，需存储器 2114（1K4）多少片？）多少片？1K416K81K8解：所需芯片数应为解：所需芯片数应为 （8 / 4）（16K / 1K）= 216= 32（片）（片）9 410

22、 411 113 8Page 28已知单片容量已知单片容量 nm，要求存储容量为，要求存储容量为NM 先要组成一个芯片组先要组成一个芯片组nM，所需芯片数为，所需芯片数为M / m； 此时组成此时组成NM 容量存储器所需芯片组数为容量存储器所需芯片组数为N / n；则所需芯片总数应为：则所需芯片总数应为：（M / m）（N / n）Page 29问题问题1、现有、现有10241bit 静态静态RAM芯片，欲组成芯片，欲组成64K8bit 存存储容量的存储器，需要多少片储容量的存储器，需要多少片RAM芯片？多少芯片组？芯片？多少芯片组？多少根片内地址选择线？多少根芯片选择线？多少根片内地址选择线

23、？多少根芯片选择线？2、设有一个具有、设有一个具有14位地址和位地址和8位字长的存储器，问：位字长的存储器，问： 该存储器能存储多少位的信息？该存储器能存储多少位的信息？ 如果存储器由如果存储器由1K1bit 的静态的静态RAM芯片组成，需多芯片组成，需多少芯片？少芯片？答案：答案：512片片 64组组 10根根 6根根 答案：答案：128K bit 128片片 Page 30 常用的片选控制方法有线选法、常用的片选控制方法有线选法、全译码法、局部译码法等几种。全译码法、局部译码法等几种。 （1 1）线选法）线选法 线选法除将低位地址直接接片内地址线选法除将低位地址直接接片内地址外，将余下的高

24、位地址线，分别作为各个外，将余下的高位地址线，分别作为各个存储器芯片的片选控制信号，如图所示。存储器芯片的片选控制信号，如图所示。Page 31RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0-D7A0-A10数据总线地址总线（3）（4）（5）RAM2KBRAM2KB（1）（2）Page 32A15 A14 A13 A 12 A11 A10-A0 地 址范围 0 1 1 1 1 0 0 7800H 0 1 1 1 1 1 1 7FFFH 1 0 1 1 1 0 0 B800H 1 0 1 1 1 1 1 BFFFH 1 1 0 1 1 0 0 C800

25、H 1 1 0 1 1 1 1 CFFFH 1 1 1 0 1 0 0 E800H 1 1 1 0 1 1 1 EFFFH 1 1 1 1 0 0 0 F000H 1 1 1 1 0 1 1 F7FFH存储器5地址范围存储器4地址范围存储器3地址范围存储器2地址范围存储器1地址范围Page 33线选法的优点是连接简单，选择芯片无需专门的译码电路。线选法的缺点是地址不连续，使可寻址 的地址范围减少，即寻址能力的利用率太低，使大量地址空间浪费，在使用时要予以注意。Page 34 这种方法除了将低位地址总线直接连至这种方法除了将低位地址总线直接连至各芯片的地址线外，将余下的高位地址全部各芯片的地址线

26、外，将余下的高位地址全部译码，译码的输出作为各芯片的片选信号，译码，译码的输出作为各芯片的片选信号，如下图所示如下图所示。Page 354KB (1)4KB (2)4KB (16)译译码码器器CSCSCSY0Y1Y15A0-A11地址总线数据总线D0-D7A15-A12.Page 36A15 A14 A13 A 12 A11 A10-A0 地地 址范围址范围 0 0 0 0 0 0 0 Y1 0000H-0FFFH 0 0 0 1 0 0 0 Y2 1000H-1FFFH 0 0 1 0 0 0 0 Y3 2000H-2FFFH 1 1 0 1 0 0 0 Y14 D000H-DFFFH 1

27、1 1 0 0 0 0 Y15 E000H-EFFFH 1 1 1 1 0 0 0 Y16 F000H-FFFFH 存储器1地址范围存储器2地址范围存储器3地址范围存储器14地址范围存储器15地址范围存储器16地址范围Page 37 当采用线选法地址线不够用，当采用线选法地址线不够用，而又不需要全部存储空间的寻址而又不需要全部存储空间的寻址能力时，可采用这种方法。它是能力时，可采用这种方法。它是介于全译码和线选法之间的一种介于全译码和线选法之间的一种选址方法。选址方法。Page 382KB (1)2KB (2)2KB (8)译译码码器器CSCSCSY0Y1Y7A0-A10地址总线数据总线D0-

28、D7A15-A11中任三根.局部译码片选原理图局部译码片选原理图Page 39存储器地址译码电路设计步骤存储器地址译码电路设计步骤1、根据系统中实际存储存储器的容量，确定存储、根据系统中实际存储存储器的容量，确定存储器在整个寻址空间中的位置；器在整个寻址空间中的位置；2、根据所选芯片的容量，画地址分配图或分配表；、根据所选芯片的容量，画地址分配图或分配表；3、确定译码方法并画出相应的地址位图；、确定译码方法并画出相应的地址位图；4、选用合适器件，画出译码电路图。、选用合适器件，画出译码电路图。Page 40例例1、已知、已知SRAM有有12根地址线，根地址线，8根数据线，提供根数据线，提供有有

29、#OE、#WE、#CS信号线，信号线，（1）利用该芯片构成）利用该芯片构成B2000HB3FFFH内存空内存空间间，试画出连接电路图。，试画出连接电路图。（2）从地址）从地址B2000H开始，顺序将开始，顺序将00H、01H，02H，、FFH重复写满重复写满上面构成的内存空间上面构成的内存空间，试编写相应的程序段。试编写相应的程序段。Page 41解解（1）此题的内存容量为：此题的内存容量为：B3FFFH-B2000H+1=2000H=8K每个芯片的容量为：每个芯片的容量为：212=4K根据已知地址空间和芯片的容量画出根据已知地址空间和芯片的容量画出RAM地址分配位图如下。地址分配位图如下。A

30、19A18A17A16A15A14A13A12A11A10A1A0地址范围地址范围 1 0 1 1 0 0 1 0 0 0 0 0 1 1 1 1B2000HB2FFFH 1 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1B3000HB3FFFHPage 42Page 43MOV AX，0B200H；段地址；段地址MOV DS，AXMOV SI，0；偏移地址；偏移地址MOV CX，2000H ；单元个数；单元个数MOV AL，00HAG：MOVSI，ALINCALINCSILOOP AGPage 44例例2：存储器：存储器6264 8KB芯片工作在芯片工作在F0000HF1FFFH

31、内存空间，内存空间，画出和系统的连线图。画出和系统的连线图。12345678910111213141516171819202122232425262728NC地地+5VA12A11A10A7A6A5A4A3A2A1A0A8A9D0D1D2D3D4D5D6D7CS1CS2WEOE626462646264地址线：地址线：A0A0A12A12数据线：数据线：D0D0D7D7WEWEOEOECS2 CS2 接接+5V+5V电源电源CS1 CS1 高位地址译码高位地址译码系统总线：系统总线：地址线：地址线：A0A0A12A12数据线：数据线：D0D0D7D7MEMWMEMWMEMRMEMRPage 45

32、全地址译码方式全地址译码方式A19A18A17A16A15A14A13A12A11A01 1 1 1 0 0 0F0000HF0001HF1FFFH0 0 00 0 11 1 1地址分配位图地址分配位图Page 46D0D7A0A12MEMWMEMRA19A18A17A16A15A14A13D0D7A0A12WEOECS2CS15V1118086CPU6264Page 47例例3.已知现有已知现有RAM芯片的容量为芯片的容量为4Kx4位位,存储器的空间存储器的空间如图所示如图所示,完成以下操作完成以下操作:(1)用这种用这种RAM芯片搭成图中所示的地址空间芯片搭成图中所示的地址空间,需需几块芯

33、片几块芯片?共分几个芯片组共分几个芯片组?该该RAM有几根地址线有几根地址线?几根几根数据线数据线?(2)设现有地址线为设现有地址线为20根根,数据线数据线8根，将这些芯片根，将这些芯片按图所示的地址空间进行按图所示的地址空间进行RAM扩展，画出扩展，画出CPU与存储器与存储器的连线图。的连线图。RAM1空空RAM1空空0000H2000H6000H7000HPage 48解：由存储器空间分配图可知：解：由存储器空间分配图可知：RAM1存储空间为：存储空间为：0000H1FFFH，容量为，容量为213=8KBRAM2存储空间为：存储空间为：6000H6FFFH，容量为，容量为212=4KB（1

34、）所用的芯片数为：）所用的芯片数为：6448)48( 位位位位单个芯片的容量位数单个芯片的容量位数构成内存的总容量位数构成内存的总容量位数KKK每两个芯片为一组，共分为每两个芯片为一组，共分为3组。组。该该RAM芯片有芯片有12根地址线，根地址线，4根数据线根数据线Page 49（2）画）画RAM的地址分配位图的地址分配位图A19 A15A14A13A12A11A10A1A0芯片组芯片组地址范围地址范围 0 0 0 0 0 0 0 0 0 1 1 1 1RAM10000H0FFFH 0 0 0 0 1 0 0 0 0 1 1 1 1RAM21000H1FFFH 0 0 1 1 0 0 0 0

35、0 1 1 1 1ROM36000H6FFFHPage 50RAM1RAM2RAM3Page 51Page 52例例4、某、某8088微机系统，地址总线为微机系统，地址总线为16位，实际位，实际存储容量为存储容量为8KB，ROM区和区和RAM区各为区各为4KB。其中其中ROM区采用容量为区采用容量为2KB的的EPROM芯片，芯片，RAM采用容量为采用容量为1KB的的SRAM，试设计存储器，试设计存储器的地址译码电路。的地址译码电路。设计过程如下：设计过程如下：（1）系统最大寻址为）系统最大寻址为216=64KB，实际占用最低的，实际占用最低的8KB。4KROM：0000H0FFFH4KRAM：

36、1000H1FFFHPage 53（2）根据所所选用的存储芯片容量，可画出地址分）根据所所选用的存储芯片容量，可画出地址分配表如下：配表如下：1ROM2KB0000H07FFH2ROM2KB0800H0FFFH3RAM1KB1000H13FFH4RAM1KB1400H17FFH5RAM1KB1800H1BFFH6RAM1KB1C00H1FFFHPage 54（3）确定译码方法，并画出相应的地址位图）确定译码方法，并画出相应的地址位图EPROM容量为容量为2KB，需，需11位地址；位地址；RAM为为1KB，需要，需要10位地址线。位地址线。需采用两次译码法，即先按芯片容量大的进行一需采用两次译码

37、法，即先按芯片容量大的进行一次译码，将一部分输出作为大容量芯片的片选信号，另次译码，将一部分输出作为大容量芯片的片选信号，另外一部分输出则与其他相关地址一起进行二次译码，产外一部分输出则与其他相关地址一起进行二次译码，产生小容量芯片的片选信号。生小容量芯片的片选信号。Page 55ROM/RAM片选项译码片选项译码ROM/RAM片内译码片内译码A15A14 A13A12A11A10 A9A8 A7A1A0芯片芯片地址范围地址范围 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1ROM10000H07FFH 0 0 0 0 1 0 0 0 0 0 0 1 1 1 1 1 1RO

38、M20800H0FFFH 0 0 0 1 0 0 0 0 0 0 0 1 1 1 1 1RAM11000H13FFH 0 0 0 1 0 1 0 0 0 0 0 1 1 1 1 1RAM21400H17FFH 0 0 0 1 1 0 0 0 0 0 0 1 1 1 1 1RAM31800H1BFFH 0 0 0 1 1 1 0 0 0 0 0 1 1 1 1 1RAM31C00H1FFFH地址分配位图地址分配位图Page 56（4）根据地址位图，可考虑用）根据地址位图，可考虑用74LS138译码器完译码器完成一次译码，用适当逻辑门完成二次译码成一次译码，用适当逻辑门完成二次译码ROM1ROM2

39、RAM1RAM2RAM3RAM4Page 574.3.1 EPROM、SRAM与与8088 CPU的接口的接口 图图4-11是一个是一个8位微机系统中的存储器子位微机系统中的存储器子系统。该子系统中有系统。该子系统中有4片片2732 FPROM组成组成16KB的的ROM区，区，4片片6116SRAM组成组成8KB的的RAM区。该存储器子系统共占有区。该存储器子系统共占有24KB的内的内存空间（图中存空间（图中CPU为为8088，8088的存储器的存储器/IO控制信号为控制信号为IO/）。）。 Page 58图图4-11 4-11 一个一个8 8位微机系统的存储器子系统位微机系统的存储器子系统

40、Page 594.3.2 EPROM、SRAM与与8086 CPU的接口的接口 8086是是16位微处理器，其内、外部数据总线为位微处理器，其内、外部数据总线为16位，位，每个存储周期可以访问存储器中的每个存储周期可以访问存储器中的8位或位或16位信息。位信息。8086系系统中统中1M字节的存储器地址空间分成两个存储体：字节的存储器地址空间分成两个存储体：偶存储体偶存储体和和奇存储体奇存储体。偶存储体同。偶存储体同8086的低的低8位数据总线位数据总线D7D0相连相连接，奇存储体同接，奇存储体同8086的高的高8位数据总线位数据总线D15D8相连接。地相连接。地址总线的址总线的A19A1同两个

41、存储体中的地址线同两个存储体中的地址线A18A0相连接，相连接，最低位地址线最低位地址线A0和和8086的总线高位允许信号用来选择存储的总线高位允许信号用来选择存储体。当体。当A0=0， #BHE=1时，只有偶地址存储体工作，即低时，只有偶地址存储体工作，即低字节访问；当字节访问；当A0=1， #BHE =0时，则奇地址存储体工作，时，则奇地址存储体工作，高字节访问；当高字节访问；当A0=0， #BHE =0时，奇偶存储体同时工作，时，奇偶存储体同时工作，进行双字节访问进行双字节访问 Page 60例：有一例：有一8086CPU与半导体存储器芯片的接口如图与半导体存储器芯片的接口如图4-12所示，所示，其中存储器芯片其中存储器芯片l8为为SRAM芯片芯片6116；916为为EPROM芯片芯片2732。下面分析该接口电路的工作特性，并计。下面分析该接口电路的工作特性，并计算算RAM区和区和ROM区的地址范围（内存为字节编址）。区的地址范围（内存为字节编址）。 74LS373：地址锁存器：地址锁存器74