计算机组成原理期中试卷

1、精品文档2014-2015学年第一学期期中考试试题课程名称 计算机组成基础出题教师签名题库抽题_任课教师签名审题教师签名考试方式考试时间（闭）卷（100）分钟适用专业 _计算机各专业题号一二三四总分得分评卷人C）代码局部性D）数据局部性8 . 在主存和CPU之间增加cache的目的是（）。A）增加内存容量B）提高内存的可靠性C）解决CPU与内存之间的速度匹配问题D）增加内存容量，同时加快存取速度9 .采用串行接口进行 7位ASCII码传送，带有一位奇校验位，1位起始位和2位停止位。当波特率为 9600波特时，字符传送速率为（）。A) 960B) 873C)1371D) 48010.中断向量是指

2、（） A）中断服务程序入口地址 C）例行程序入口地址B）子程序入口地址D）中断服务程序入口地址指示器11.保存当前正在访问的存储单元地址的寄存器是一、单项选择题（每小题2分，共30分）1 .冯偌依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）。A）指令操作码的译码结果B）指令和数据的寻址方式C）指令周期的不同阶段D）指令和数据所在的存储单元2 .控制器、运算器和存储器合起来一般称为（）。A） IO部件 B）内存储器C）外存储器D）主机3 .在CPU中跟踪指令后继地址的寄存器是（）。A） MARB） PCC） IRD） PSW4 .将二进制数左移一位，不发生溢出时，

3、则数值（）。A）增大一倍B）减少一倍C）增大十倍D）减少十倍5 . 8位二进制无符号定点整数能表示的数值范围是（）。A）-128 127B） 0 127C） 0 255D） 0 2566 .以下速度最快的存储器类型是（）。A） EPROM B） DRAMC） DDR RAM D） SRAM7 .如果一个存储单元被访问，这个存储单元有可能很快会再被访问，称为（）。A）时间局部性B）空间局部性A） PC12.若某数： 法是：（）。B) IRC) AR)D) DRx的真值为-0.1010,在计算机中该数表示为1.0110,则该数所用的编码方A）原码B）反码C）补码D）移码13.系统总线中地址线的功能

4、是（）。A）选择主存单元地址C）选择外存地址14.在集中式总线仲裁中,A）菊花链方式C）分布式B）选择进行信息传输的设备D）指定主存和IO设备接口电路的地址 （）方式对电路故障最敏感。B）独立请求方式D）计数器定时查询方式15.采用DMA方式传送数据时，每传送一个数据就要占用一个（）的时间。A）指令周期B）机器周期C）存储周期 D）总线周期、填空题（每空1分,共20分）1 .移码表示法主要用于表示【 】数的阶码E,以利于比较两个数指数的大小和【】操作。2 .主存与CACHE的地址映射有【】、【和组相联三种方式。3 . DRAM 存储器的刷新一般有【 】、【和异步式三种方式，之所以刷新是因为有电

5、荷泄露、需要定期补充。4 .控制器中必须有的两个寄存器是【】和【5 .总线仲裁的方式有【 】和【】两种。前者又分为【 】、计数器定时查询和三种方式。6 .磁盘存储器的访问时间主要包括时间、时间和数据传输时间。7 .常见的主机与外设间的数据交换方式有程序查询方式、【】、【】、通道方式和外围处理机方式。8 .浮点数加减法运算的步骤大体分五步：0操作数检查、【】、尾数加减、和舍入处理等。9 . CACHE的写操作策略有和【】、写一次法三种。当/MREQ有效时有访存请求。要求：1）计算所需SRAM芯片的数量；2）画出CPU与存储器的连接示意图。3.设某机主存容量为 4MB , Cache为16KB,每

6、字块有8个字，机器字长为 32位。 设计一个四路组相联映射的Cache组织。1）画出主存地址字段中各段的位数2）设Cache初态为空，CPU依次从主存第 0,1,2,89号单元读出90个字，并重 复8次，问命中率是多少？三、计算题（每小题5分，共20分）1 .已知x = -0.10110, y = -0.00001 ,用变形补码计算 x+y,并指出结果是否溢出。2 .设某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于五个总线时钟周期，总线时钟频率为60MHz ,求总线带宽等于多少？3 .设某计算机数据线、地址线均是8位，有一条相对寻址的无条件转移指令存于内存的20H单元中，指

7、令给出的位移量D=00010101B,该指令占用2个字节，试计算该指令执行结束时PC的内容。4 . CPU执行一段程序时，Cache完成存取的次数为 2900次，主存完成存取的次数为 100次，已知Cache存取周期为5ns ,主存为20ns,求Cache /主存系统的效率和平 均访问时间。四、分析题及应用题（每小题10分，共30分）1 .采用串行异步通信方式传送字符，假设每秒传输120个数据帧，每帧包括 7位数据位，偶校验1位，起始位1位，停止位l位。1）求传输波特率2）要传输字符 A和8,请分别画出波形图。2 . 现有256Kx 16位SRAM 芯片来设计 1024Kx 16位的存储器。S

8、RAM 芯片有两个 控制端：当/CS有效时该片被选中；当/WE有效时执行写操作。CPU有/MREQ控制端，3）若Cache速度是主存的6倍，求使用Cache和无Cache相比，存储速度提高了多少。答题卷（请将全部答案写在本答题卷上，别处答题将视作无效）、单项选择题（15*2=30分）123456789101112131415、填空题（10*2=20分）123456789三、计算题（4*5=20分）1.2.4.四、应用题（3*10=30分）12345678910CDBACDACBD1112131415CCDAC、单项选择题（15*2=30分）7中断方式DMA方式8对阶规格化9写回法写直达法三、计

9、算题（4*5=20分）1浮点数对阶2直接映射全相联映射3集以分散式4IR PC5集以分散式 链式独立请求6找道时间等待时间、填空题（10*2=20分）x 补11.010101.y 补,11.11111x+y=-0.101112. 60*8/5=96MBps3. 20H+15H+2=37H (tc 2900 tm tca4.2900 100tc 5 e - - 90.9%ta 5.511.0101011.1111111.01001不溢出第七章指令系统内容）1005.5ns四、应用题（3*10=30分）1. 120*(7+1+1+1) =1200Baud字符 A 0 1000001 01字符8 0 0001110 11（波形图省略）2）字扩展,使用一个