低温共烧多层陶瓷电路设计规范

1、低温共烧多层陶瓷电路设计规范 术语说明 后烧表面电阻 交错通孔 顶层内埋电阻内埋电容内埋孔 内导带导热孔堆积孔通孔间距 通孔直径底层 材料系统目前生产线上使用的LTCC材料组要有DuPont 951、Ferro A6M、HL2000、DP9K7。用于高频电路的低损耗微波LTCC介质带材料：Ferro A6 、DP9K7。导体材料根据客户需要采用全金系统和混合系统（外层是可以焊接的Pd/Ag、PtPdAu、PtAu等导体及可丝焊的金导体，内层是Ag导体）。LTCC生瓷带介质材料特性见表1表1、生瓷带介质材料数据性质DP951DP9K7Ferro A6S/M厚度1)（烧结前）951 C2 50 u

2、m951PX 254um254um127 um、187 um烧结收缩率（X、Y）12.7±0.3%9.1±0.3%15.5±0.3%烧结收缩率（Z）15±0.5%11.8±0.5%25±0.3%介电常数7.8（10MHz） 7.1(15G)5.9（10MHz）介质损耗0.2%（10MHz）0.00100.15%（10MHz）绝缘电阻1012（100VDC）1012（100VDC）1014（100VDC）热导率3W/mk4.6W/mk2W/mk热胀系数5.8ppm/K4.4ppm/K7.8ppm/K烧结密度3.1g/23.1g/22.5

3、g/2抗折强度320MPa230 MPa130MPa表2、导体材料性能导体特性陶瓷材料系统Du Pont 951/9K7陶瓷材料系统Ferro A6 S/M导体类型内层 Ag, Au外层Ag, Au, PdAg ,PtAu、PtPdAu内层 Ag, Au外层Ag, Au, PdAg, PtAu、PtPdAu顶层导体膜厚(m) 10 ± 310 ± 3内层导体膜厚(m)7 to 15 ± 27 to 15 ± 2电阻 m / 顶层(10 m)Au <4Ag <3AgPd <30PtPdAu<40Au <4Ag <3AgP

4、d <30PtPdAu<40电阻 m / 内层Au <4Ag <3Au <4Ag <3顶层导体粗糙度 (Rq m RMS) (后烧)Au: 0.8Ag: 0.9通孔通孔尺寸通孔尺寸为：通孔尺寸12345烧结前100 um150 um200um250um300um烧结后87um130 um185um220um260um通孔尺寸推荐与生瓷带厚度接近，推荐在各层中使用一种通孔尺寸，两种通孔尺寸在不同层中也是容许的。 通孔覆盖区连接直径小于250um通孔的导带，应有一个圆形或方形通孔覆盖区，通常是：直径比通孔直径大50um，最优100um。后烧结表面导体通孔覆盖区直

5、径要求400um。通孔间距最小通孔节距（中心距），同一层内应为2.5×通孔直径，两层间交错通孔错位为2×通孔直径，最小通孔中心距基板边沿距离应为3×通孔直径。 25×via 2×via 3×via 导体 F E C B A D G H线宽、线间距项目标准高密度通孔覆盖区直径E(um)250100导体间距B(um)15075导体线宽A(um)15075线到基板边缘距离D(um)300200SMD焊区到导带距离(um)200100SMD焊区到基板边缘距离H(um)500300电阻 电阻可制作下列方阻 表面电阻方阻温度系数稳定性精度10&#

6、177;200ppm0.5%±1 %100±100ppm0.5%±1 %1K±100ppm0.5%±1 %10K±100ppm0.5%±1 %100K±100ppm0.5%±1 %1M±100ppm0.5%±1 %方阻温度系数稳定性精度100±200ppm0.5%±30 %1K±200ppm0.5%±30 %10K±200ppm0.5%±30 % 表准400um 搭界表准250um 最小250um 端头 宽度 最小250um

7、长度 探针PAD 最优通孔位置埋置电容LTCC中可以采用不同的技术来制作电容,最常用的技术是利用陶瓷带本身来制作电容, 其=7.8材料,烧结厚度0.89mm，可以获得0.0005pF/mil2的电容密度。电容容差可以从瓷带的厚度变化算得，下表给出电容大小和计算的电容值例子，没有考虑边缘效应，它增加有效电容。表2、K=7.8瓷带电容（t3.5mil）C（Pf）方形电极长度（inch）10.04520.06330.07740.08950.100100.141埋置电感ItemStda Line Width µm100b Line Spacingµm150c Line to Sub

8、strate Edgeµm200d Via Hole Diameterµm100e Via Hole Cover Diameterµm250f Via Cover to Substrate Edge µm400片式阻容元件及芯片焊（粘）接区的设计片式阻容元件粘(焊)接区的形状和尺寸的设计片式外贴元件在基片上应当尽可能地取同一方向, 以便于组装。各种尺寸的片式电阻、片式独石电容器的粘(焊)接区的形状和尺寸按下图和下表的规定设计。片式电阻与独石电容的粘(焊)区的尺寸  说明0201（mm）0402（mm）0603（mm）0504（mm）0805（m

9、m）A焊盘长度0.230.4450.5840.5080.889B焊盘间距0.260.380.760.641.02C焊盘宽度0.380.611.021.271.68SMD相关尺寸说明最优（um）最小（um）D阻焊宽度203153E相临SMD焊盘距离254153F焊盘到丝焊区距离406279G焊盘到相临暴露金丝键合导带距离254203H焊盘到相临暴露导带距离203153I焊盘到阻焊区距离8060半导体芯片(含过渡片)粘(焊)接区、丝焊区尺寸设计半导体芯片(含过渡片)粘(焊)接区尺寸设计半导体芯片(含过渡片)的粘(焊)接区每边应比芯片大0.13mm以上, 推荐大于0.25mm, 如下图所示； 芯片尺

10、寸: L×W 粘(焊)接区尺寸：AL(0.132.0) mmBW(0.132.0) mm 粘(焊)接区与其它导体间的间距0.20 mm 芯片粘接区、焊接区设计引线键合区的设计规则常用键合引线的线径与允许通过电流值如表7所示, 供设计时选用。键合丝的线径与允许通过的电流值 键合丝最 大 电 流（）键合丝长（mm）键合拉力军标/内标gAu25m0.520.32.53.0/4.550m1.780.467.5/12Al100m3.01.5419/25200m8.52.5668/100300m15.838140/210键合点位置的设计尺寸要求（位置的操作限制） 单位:mm键合丝AuA

11、l键合机41244524CHF-1AM-20B丝经25m/50m25m100m200m/300mn劈刀限制>0.9>0.9>1>3视角限制>h>0.6h>h>h芯片引线键合区及外引线键合区的形状及尺寸的设计按下表和下图设计；键合区的设计尺寸要求 （高密度设计）（25um金丝）项目标准Aµm200Bµm350Cµm200Dµm200键合区的设计尺寸要求（常规设计） 单位:mm25m50m100m200mD12.5 (3.5)6 (10)4 6A0.200.401.52.5B0.30.30.751.5C单0.2

12、0.30.5 1双0.40.611.5外引线区0.5×0.50.6×0.61×11.5×1.5注: 当芯片及其垫片的高度大于 1mm 时，D1、D2 要放宽 1mm倒扣焊芯片Item.StdAdva Pad Diameter µm180150b Pad Pitch µm240200c Via Diameter µm100设计传递设计注意事项所有的设计必须使用同一种设计结构。所有的的对位标记和切割线宽150um。所有设计具有相同的原点，170×170mm在中心。各层命名所有层推荐用图10命名规则来命名，层数由顶层到底层数字为1、2、3 L1ab 基板顶层 L1aa L1a L1 Via1 L2 Via2 L3 Via3 。 。 。 L6 Via6 L7 Via7 L