数字电子技术基础5

1、5.1 5.1 时序逻辑电路的分析方法时序逻辑电路的分析方法5.2 5.2 时序逻辑电路的设计方法时序逻辑电路的设计方法5.3 5.3 若干常用的时序逻辑电路若干常用的时序逻辑电路组合电路存储电路X1XpY1YmQ1QtW1Wr输入输出 时序电路在任何时刻的稳定输出，不仅与时序电路在任何时刻的稳定输出，不仅与该时刻该时刻的输入信号有关，而且还与电路的输入信号有关，而且还与电路原来的状态原来的状态有关。有关。 时序电路的逻辑功能可用时序电路的逻辑功能可用逻辑表达式、状态表、状态图、逻辑表达式、状态表、状态图、时序图时序图4 4种方式表示，这些表示方法在本质上是相同的，可以种方式表示，这些表示方法

2、在本质上是相同的，可以互相转换。互相转换。逻辑表达式有：逻辑表达式有： t , 2 , 1k )Q,Q,Q;W,W,W(HQr , 2 , 1j )Q,Q,Q;X,X,X(GWm, 2 , 1i )Q,Q,Q;X,X,X(FYnqn2n1r21k1nknqn2n1p21jjnqn2n1p21ii输出方程输出方程状态方程状态方程驱动方程驱动方程 （1 1）根据）根据时钟时钟分类分类 同步时序电路同步时序电路中，各个触发器的时钟脉冲相同，即电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。只改

3、变一次。 异步时序电路异步时序电路中，各个触发器的时钟脉冲不同，即电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。进行的。 （2 2）根据）根据输出输出分类分类 米利米利(Mealy)(Mealy)型时序电路型时序电路的输出不仅与现态有关，而且还的输出不仅与现态有关，而且还决定于电路当前的输入。决定于电路当前的输入。 穆尔穆尔(Moore)(Moore)型时序电路型时序电路的输出仅决定于电

4、路的现态，与的输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。而以电路的状态直接作为输出。5.1 5.1 时序逻辑电路的分析方法时序逻辑电路的分析方法5.2 5.2 时序逻辑电路的设计方法时序逻辑电路的设计方法5.3 5.3 若干常用的时序逻辑电路若干常用的时序逻辑电路电路图电路图1 1驱动方程和驱动方程和输出方程输出方程2 2状态方程状态方程3 3计算计算4 4状态图、状态状态图、状态表或时序图表或时序图5 5判断电路判断电路逻辑功能逻辑功能 Y Q1 Q1 Q2 Q2 1J C1

5、1K 1J C1 1K 1J C1 1K & Q0 Q0 FF0 FF1 FF2 CP 1 1写写方方程程式式输出方程：输出方程：n2n1QQY 输出仅与电路现态有关，输出仅与电路现态有关，为穆尔型时序电路。为穆尔型时序电路。驱动方程：驱动方程： n20n20n01n01n12n12QK QJQK QJQK QJ2 2求状态方程求状态方程JKJK触发器的特性方程：触发器的特性方程：nn1nQKQJQ 将各触发器的驱动方程代入，将各触发器的驱动方程代入，即得电路的状态方程：即得电路的状态方程： n2n0n2n0n2n00n001n0n0n1n0n1n0n11n111n1n1n2n1n2n1n22

6、n221n2QQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ n20n20n01n01n12n12QK QJQK QJQK QJ3计算、列状态表计算、列状态表n2n1n21n0n01n1n11n2QQYQQQQQQ 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 000001100000Y10Q0Q0Q1n01n11n2 000Y10Q1Q0Q1n01n11n2 n2n1n21n0n01n1n11n2QQYQQQQQQ n+12n+11n+10Q=1Q=0Q=0=1Y=1

7、0=0n+12n+11n+10Q=1Q=1Q=0=1Y=1 0=0110Y01Q0Q0Q1n01n11n2 110Y01Q1Q0Q1n01n11n2 n+12n+11n+10Q=1Q=0Q=1=0Y=1 1=0n+12n+11n+10Q=1Q=1Q=1=0Y=1 1=00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 0000011004 4画状态图、时序图画状态图、时序图 000001011 /1 /0 100110111 /0 /0 /0 /0 (a) 有有效效循循环环 010 10

8、1 (b) 无无效效循循环环 /0 /1 排排列列顺顺序序： /Y nnnQQQ012 状态图状态图 000001011 /1 /0 100110111 /0 /0 /0 /0 (a) 有有效效循循环环 010 101 (b) 无无效效循循环环 /0 /1 排排列列顺顺序序： /Y nnnQQQ012 时时序序图图 CP Q0 Q1 Q2 Y 5 5电电路路功功能能000001011111110100000000001011111110100000所以这是一个所以这是一个扭环形计数器扭环形计数器。当对第。当对第6 6个脉冲计数时，个脉冲计数时，计数器又重新从计数器又重新从000000开始计数，

9、并产生输出开始计数，并产生输出Y Y1 1。 000001011 /1 /0 100110111 /0 /0 /0 /0 (a) 有有效效循循环环 010 101 (b) 无无效效循循环环 /0 /1 排排列列顺顺序序： /Y nnnQQQ012 例例: :做出下图此时序逻辑电路的状态转换表做出下图此时序逻辑电路的状态转换表, ,状态转换图和状态转换图和时序图时序图YC 11J1KQF1C 11J1KQF2C 11J1KQF3&C P&1根据图可写出电路的驱动根据图可写出电路的驱动方程：方程： J1=Q2nQ3n ，K1=1 J2=Q1n ，K2=Q1n Q3n J3=Q1n Q2n ，K3=

10、Q2nYC 11J1KQF1C 11J1KQF2C 11J1KQF3&C P&1将驱动方程代入将驱动方程代入JK触发器的特征方触发器的特征方程中，得状态方程为：程中，得状态方程为： Q1n+1=Q2Q3 Q1 Q2n+1=Q1 Q2 + Q1Q3 Q2 Q3n+1=Q1Q2Q3 + Q2Q3写出输出方程为：写出输出方程为：Y=Q2Q3Q1n+1= 0 0 0 =1 1=1Q2n+1= 0 0 + 0 0 0=0Q3n+1= 0 0 0 + 0 0=0 Y=0 0=0以以001001为初态，代入得为初态，代入得 Q1n+1= 0 0 1 =0Q2n+1= 1 0 + 1 0 0=1Q3n+1=

11、1 0 0 + 0 0=0 以以010010为初态，代入得为初态，代入得如此继续，依次得到如此继续，依次得到100100，101101，110110，000000，又返回最初设定的初态，又返回最初设定的初态，列出其状态转换表。，列出其状态转换表。Q1n+1= 1 0 0 =0 0=1Q2n+1= 0 1 + 0 0 1=1Q3n+1= 0 1 0 + 1 0=0 例题中电路无输入变量，次态和输出只取决于电路的初态，设初态例题中电路无输入变量，次态和输出只取决于电路的初态，设初态为为Q Q3 3Q Q2 2Q Q1 1=000=000，代入其状态方程及输出方程，得：，代入其状态方程及输出方程，得

12、： Q1n+1=Q2Q3 Q1 Q2n+1=Q1 Q2 + Q1Q3 Q2 Q3n+1=Q1Q2Q3 + Q2Q3CP Q3Q2Q1Y00000100102010030110410005101061101700000111110000每经过七个时钟触发脉冲以每经过七个时钟触发脉冲以后输出端后输出端Y从高电平跳变为从高电平跳变为低电平，且电路的状态循环低电平，且电路的状态循环一次。一次。所以此电路具有对时钟信号所以此电路具有对时钟信号进行计数的功能，且计数容进行计数的功能，且计数容量等于七，称为七进制计数量等于七，称为七进制计数器。器。若电路初态为若电路初态为111，代入方程，代入方程得：得：Q

13、3Q2Q1=000，Y=1状态转换图：状态转换图：000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1代表状态代表状态代表转换方向，输入变量取值写出斜线之上，输出值写在斜线代表转换方向，输入变量取值写出斜线之上，输出值写在斜线之下。之下。tQ1tQ2tQ3tYtCPQ0Q0FF0 FF1CP YQ1Q11T C11T C1&=1 X“1”1 1同步时序电路，时钟方程省去。同步时序电路，时钟方程省去。输出方程输出方程：n1n1QXQXY 输出与输入有关，为输出与输入有关，为米利型米利型时序电路时序电路。驱动方程驱动方程： 1TQXT0n012 2求状态方程

14、求状态方程T T触发器的特性方程：触发器的特性方程：n1nQTQ 将各触发器的将各触发器的驱动方程代入驱动方程代入，即得电路的状态方程：即得电路的状态方程： n0n0n00n0n1n0n111n1QQ1QTQQQXQTQ 1TQXT0n013计算、列状态表计算、列状态表输入现 态次 态输出XnnQQ01 1011nnQQY000011110 00 11 01 10 00 11 01 10 11 01 10 01 10 00 11 011110011n1n01n0n1n01n1QXYQQQQXQ 100Y10Q0000Qn01n1 100Y01Q1100Qn01n1 110Y10Q1010Qn0

15、1n1 110Y01Q0110Qn01n1 001Y10Q1001Qn01n1 001Y01Q0101Qn01n1 111Y10Q0011Qn01n1 111Y01Q1111Qn01n1 n1n01n0n1n01n1QXYQQQQXQ 4 4画状态图画状态图时序图时序图 00 01 11 10 0/1 1/0 1/1 0/1 0/1 1/0 1/1 0/1 CP X Q0 Q1 Y (a) 状态图 (b) 时序图 5 5电电路路功功能能由状态图可以看出，当输入由状态图可以看出，当输入X X 0 0时，在时钟脉冲时，在时钟脉冲CPCP的作用的作用下，电路的下，电路的4 4个状态按递增规律循环变化

16、，即：个状态按递增规律循环变化，即：00011011000001101100当当X X1 1时，在时钟脉冲时，在时钟脉冲CPCP的作用下，电路的的作用下，电路的4 4个状态按递减个状态按递减规律循环变化，即：规律循环变化，即：00111001000011100100可见，该电路既具有递增计数功能，又具有递减计数功能，可见，该电路既具有递增计数功能，又具有递减计数功能，是一个是一个2 2位二进制同步可逆计数器位二进制同步可逆计数器。 00 01 11 10 0/1 1/0 1/1 0/1 0/1 1/0 1/1 0/1 CP X Q0 Q1 Y (a) 状态图 (b) 时序图 写出电路的驱动方程

17、、状态方程和输出方程，画出电路写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并分析电路的逻辑功能。的状态转换图，并分析电路的逻辑功能。驱动方程：驱动方程：21211QQADQD 状态方程：状态方程：2121n2111n1QQADQQDQ P265P265例例CPQ2Q21D C11D C1Q1Q1FF0 FF1 FF21D C1Q0Q0电路没有单独的输出，为穆尔型时序电路。电路没有单独的输出，为穆尔型时序电路。异步时序电路，时钟方程：异步时序电路，时钟方程：驱动方程：驱动方程：1写写方方程程式式CP，CPQ，CPQCP00112n00n11n22QDQDQD，上升沿时刻有效上升

18、沿时刻有效上升沿时刻有效CP Q Q 00100111112212nnnnnnQDQQDQQDQDQ1n2求状态方程求状态方程D触发器的特性方程：触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：将各触发器的驱动方程代入，即得电路的状态方程：CPQ2Q21D C11D C1Q1Q1FF0 FF1 FF21D C1Q0Q03计算、列状态表计算、列状态表现 态次 态注nnnQQQ012 101112nnnQQQ时钟条件0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 0CP0

19、CP1 CP2CP0CP0 CP1CP0CP0 CP1 CP2CP0CP0 CP1CP0CP Q Q 01001111212nnnnnnQQQQQQCP, 10Q, 10Q , 1010011112nnnQQQCP, 0100101112nnnQQQ不变不变CP, 10Q, 0101001112nnnQQQ不变CP, 0110101112nnnQQQ不变不变CP, 10Q, 10Q , 0110011112nnnQQQCP, 010 , 1101112nnnQQQ不变不变CP, 10Q, 0111001112nnnQQQ不变CP, 0111101112nnnQQQ不变不变 0000010100

20、11 111110101100(a) 状态图(b) 时序图CPQ0Q1Q2排列顺序：nnnQQQ01245电路功能电路功能由状态图可以看出，在时钟脉冲由状态图可以看出，在时钟脉冲CP的作用下，电路的的作用下，电路的8个状态个状态按递减规律循环变化，即：按递减规律循环变化，即：000111110101100011010001000电路具有递减计数功能，是一个电路具有递减计数功能，是一个3位二进制异步减法计数器。位二进制异步减法计数器。画状态图、时序图画状态图、时序图cp表示时钟信号表示时钟信号5.1 5.1 时序逻辑电路的分析方法时序逻辑电路的分析方法5.2 5.2 时序逻辑电路的设计方法时序逻

21、辑电路的设计方法5.3 5.3 若干常用的时序逻辑电路若干常用的时序逻辑电路设计设计要求要求1 1原始状原始状态图态图2 2化简化简最简状最简状态图态图3 3状态状态分配分配4 4选触发器，求时钟、选触发器，求时钟、输出、状态、驱动方输出、状态、驱动方程程5 5画电画电路图路图6 6检查电检查电路能否路能否自启动自启动设计一个按自然态序变化的设计一个按自然态序变化的7 7进制同步加法计数器，计数进制同步加法计数器，计数规则为逢七进一，产生一个进位输出。规则为逢七进一，产生一个进位输出。1 1建立原始状态图建立原始状态图 0 0 0 0 0 1 0 1 0 0 1 1 / 0 1 1 0 1 0

22、 1 1 0 0 / 0 / 0 / 0 / 0 / 0 排排列列顺顺序序： / Y nnnQQQ012 / 1 2 2已经最简。已经最简。3 3状态分配状态分配状态化简状态化简已是二进制状态。已是二进制状态。4 4选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程 因需用因需用3 3位二进制代码，选用位二进制代码，选用3 3个个CPCP下降沿触发的下降沿触发的JKJK触发器，触发器，分别用分别用FFFF0 0、FFFF1 1、FFFF2 2表示。表示。由于要求采用同步方案，故时钟方程为：由于要求采用同步方案，故时钟方程为：CPCPCPCP210 输出方程：输出方程：

23、Y的卡诺图00011110000101000nnQQ12nQ0n2n1QQY (a) 10nQ的卡诺图00011110011011000nnQQ12nQ0(c) 12nQ的卡诺图00011110000011011nnQQ12nQ0(b) 11nQ的卡诺图00011110001001101nnQQ12nQ0nnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQ2120112102101100120102101不化简，以便使之与不化简，以便使之与JKJK触发器的特性方程的形式一致。触发器的特性方程的形式一致。nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQ

24、QQQQ212011210210110012101nn1nQKQJQ 比较，得驱动方程：比较，得驱动方程：5 5电电路路图图 YFF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K 1J C11K&Q0Q0&1&6 6检查电路能否自启动检查电路能否自启动将无效状态将无效状态111111代入状态方程计算：代入状态方程计算：000121201121021011001210nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQ可见可见111111的次态为有效状态的次态为有效状态000000，电路能够自启动。电路能够自启动。 即：即： /1/1 111 000 11

25、1 000 设计一个串行数据检测电路，当连续输入设计一个串行数据检测电路，当连续输入3 3个或个或3 3个以上个以上1 1时，时，电路的输出为电路的输出为1 1，其它情况下输出为，其它情况下输出为0 0。例如：。例如：输入输入X X101100111011110101100111011110输出输出Y Y0000000010001100000000010001101 1建立原始状态图建立原始状态图设电路开始处于初始状态为设电路开始处于初始状态为S S0 0。第一次输入第一次输入1 1时，由状态时，由状态S S0 0转入转入状态状态S S1 1，并输出，并输出0 0；若继续输入若继续输入1 1，

26、由状态，由状态S S1 1转入状转入状态态S S2 2，并输出，并输出0 0；如果仍接着输入如果仍接着输入1 1，由状态，由状态S S2 2转转入状态入状态S S3 3，并输出，并输出1 1；此后若继续输入此后若继续输入1 1，电路仍停，电路仍停留在状态留在状态S S3 3，并输出，并输出1 1。S S0 0S S1 1S S3 3S S2 2X/YX/Y1 1/0/01 1/0/00/00/00/00/00/00/00/00/01/11/11/11/1电路无论处在什么状态，只要电路无论处在什么状态，只要输入输入0 0，都应回到初始状态，都应回到初始状态，并输出并输出0 0，以便重新计数。，以

27、便重新计数。2 2状态化简状态化简3 3状态分配状态分配 1/0 0/0 1/1 0/0 0/0 1/0 1/1 (a) 原始状态图原始状态图 S3 S2 0/0 S0 S1 0/0 1/0 1/0 1/0 0/0 (b) 简化状态图简化状态图 S2 0/0 1/1 S0 S1 0/0 1/0 1/0 0/0 (c) 二进制状态图二进制状态图 10 0/0 1/1 00 01 S0=00S1=01S2=10原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为相同的状态，称为等价状态等价状态。状态化简状态化简就是将多

28、个等价状态合并成就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。一个状态，把多余的状态都去掉，从而得到最简的状态图。所得原始状态图中，状态所得原始状态图中，状态S S2 2和和S S3 3等价。因为它们在输入为等价。因为它们在输入为1 1时输出都时输出都为为1 1，且都转换到次态，且都转换到次态S S3 3；在输入为；在输入为0 0时输出都为时输出都为0 0，且都转换到次，且都转换到次态态S S0 0。所以它们可以合并为一个状态，合并后的状态用。所以它们可以合并为一个状态，合并后的状态用S S2 2表示。表示。4 4选触发器，求时钟、输出、状态、驱动方程选触发器，求

29、时钟、输出、状态、驱动方程选用选用2 2个个CPCP下降沿触发的下降沿触发的JKJK触发器，分别用触发器，分别用FFFF0 0、FFFF1 1表示。采用表示。采用同步方案，即取：同步方案，即取：Y的卡诺图X0001111000001001nnQQ01n1XQY (a) 10nQ的卡诺图X0001111000001100nnQQ01n0n11n0QQXQ (b) 11nQ的卡诺图X0001111000001011nnQQ01n1n1n01n1XQQXQQ 0/0 1/0 1/0 0/0 (c) 二二进进制制状状态态图图 10 0/0 1/1 00 01 n1n1n01n1n0n0n11n0XQQ

30、XQQQ0QQXQnn1nQKQJQ 比较，得驱动方程：比较，得驱动方程： XK XQJ1K QXJ1n010n105 5电电路路图图 YFF0 FF11XQ1Q1 1J C11K 1J C11K&Q0Q0CP&1&6 6检查电路能否自启动检查电路能否自启动将无效状态将无效状态1111代入输出方程和状态方程计算代入输出方程和状态方程计算： 0 0 1 1 1 0 0 /0 1 /1 电路能够自启动。电路能够自启动。Q Q1 1Q Q0 0例例. .设计一个带进位输出端的十三进制计数器设计一个带进位输出端的十三进制计数器, ,选选JKJK触发器触发器S2S3S1S4S5S6S7S9S0S8S11

31、S10S12/0/0/0/0/0/0/0/0/0/0/0/0/1分析：计数器无输入逻辑信号，只有进位输出信号，属于摩分析：计数器无输入逻辑信号，只有进位输出信号，属于摩尔型电路。尔型电路。CC进位信号，进位信号，C C1 1为有进位输出，为有进位输出，C C0 0为无进位输出为无进位输出十三进制计数器应有十三进制计数器应有1313个状态：个状态：用用4 4个触发器，取个触发器，取0000 1100 0000 1100 为为 S S0 0 S S12 12 的编码的编码Q3Q2Q1Q0S00 00 00 00 00 00 0S10 00 00 01 10 01 1S20 00 01 10 00

32、02 2S30 00 01 11 10 03 3S40 01 10 00 00 04 4S50 01 10 01 10 05 5S60 01 11 10 00 06 6S70 01 11 11 10 07 7S81 10 00 00 00 08 8S91 10 00 01 10 09 9S101 10 01 10 00 01010S111 10 01 11 10 01111S121 11 10 00 01 11212状态顺序状态顺序状态编码状态编码进位输出进位输出C 等效十进制数等效十进制数画出表示次态逻辑函数和进位输出函数的卡诺图画出表示次态逻辑函数和进位输出函数的卡诺图: :可分解为可分解

33、为5个卡诺图个卡诺图 , 经化简得经化简得: Q3n+1=Q2Q1Q0 + Q3Q2 Q2n+1=Q2Q1Q0 + Q3Q2Q1 + Q3Q2Q0 Q1n+1=Q1Q0 + Q1Q0 Q0n+1=Q3Q0 + Q2Q0 C = Q3Q2若选用若选用JKJK触发器触发器, ,Q3n+1=(Q2Q1Q0+Q2 )Q3+( Q2Q1Q0)Q3Q2n+1=(Q3Q1+Q3Q0)Q2 + Q2Q1Q0Q1n+1=Q1Q0 + Q1Q0Q0n+1=(Q3 + Q2 )Q0C=Q3Q2得得:J3=Q2Q1Q0，K3=Q2J2=Q1Q0，K2=Q3Q1Q0J1=Q0，K1=Q0J0=Q3Q2，K0=1JKF0

34、C1JKF1C1JKF2C1JKF3C11CP&1C 最后应检查电路的自启动。将最后应检查电路的自启动。将3 3个无效状态个无效状态11011101、11101110和和11111111分别代入状态方程计算，所得次态分别为分别代入状态方程计算，所得次态分别为00100010、00100010和和00000000，故电路能自启动。，故电路能自启动。例例 设计一个自动售饮料机的逻辑电路：它的投币口每次只能投设计一个自动售饮料机的逻辑电路：它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬

35、币后，在给出饮料的同出一杯饮料；投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。时找回一枚五角的硬币。1.1.分析分析：取投入硬币的状态为输入逻辑变量，投入一枚五角硬：取投入硬币的状态为输入逻辑变量，投入一枚五角硬币用币用B=1B=1表示，未投入则用表示，未投入则用B=0B=0表示；投入一枚一元硬币用表示；投入一枚一元硬币用A=1A=1表表示，未投入则用示，未投入则用A=0A=0表示；给出饮料和找五角钱为两个输出逻辑表示；给出饮料和找五角钱为两个输出逻辑变量，变量，Y=1Y=1表示给出饮料，表示给出饮料，Y=0Y=0则表示未给出饮料，则表示未给出饮料，Z=1Z=1表示找回表示找

36、回一枚五角硬币，一枚五角硬币，Z=0Z=0则表示不找。设未投币的状态为则表示不找。设未投币的状态为S S0 0，投一枚，投一枚五角硬币后为五角硬币后为S S1 1，投入一枚一元硬币后为，投入一枚一元硬币后为S S2 2 。在。在S S2 2状态再投入五状态再投入五角硬币后应转回角硬币后应转回S S0 0状态，状态，Y=1Y=1，Z=0;Z=0;再投入一元硬币后应转回再投入一元硬币后应转回S S0 0状态同时找出一枚五角硬币，状态同时找出一枚五角硬币，Y=1Y=1，Z=1Z=1。设未投币的状态为设未投币的状态为S S0 0，投一枚五角硬币后为，投一枚五角硬币后为S S1 1，投入，投入一枚一元硬

37、币后为一枚一元硬币后为S S2 2 。在。在S S2 2状态再投入五角硬币后应状态再投入五角硬币后应转回转回S S0 0状态，状态，Y=1Y=1，Z=0;Z=0;再投入一元硬币后应转回再投入一元硬币后应转回S S0 0状态同时找出一枚五角硬币，状态同时找出一枚五角硬币，Y=1Y=1，Z=1Z=1。2.2.所以状态数为所以状态数为3 3，触发器，触发器确定用确定用2 2个，令：个，令：S S0 0 00 00 S S1 1 01 01S S2 2 10 10ABQ1Q000/0001/00XX/XX10/0001/0010/00XX/XX00/10XX/XX XX/XX XX/XX XX/XX1

38、0/0000/10XX/XX00/1100011011000111103.经化简后，得：经化简后，得：Q1n+1= Q1Q0A+Q0B+Q1AB Q0n+1=Q1Q0B+Q0AB YQ1B+Q1A+Q0A Z = Q1A4.选用选用D D触发器和与非门构成此时序逻辑电路：触发器和与非门构成此时序逻辑电路：可使可使D0= Q1Q0B+Q0AB= Q1Q0B Q0AB D1= Q1Q0A+Q0B+Q1AB5.画出逻辑图：略画出逻辑图：略6.进行自启动检查：初态若为进行自启动检查：初态若为1111，则分为，则分为4 4种情况考虑种情况考虑AB=00 则：则：Q1n+1=1，Q0n+1=1，Y=0，Z

39、=0AB=01 则：则：Q1n+1=1，Q0n+1=0，Y=1，Z=0AB=10 则：则：Q1n+1=0，Q0n+1=0，Y=1，Z=1AB=11 则：则：Q1n+1=X，Q0n+1=X，Y=X，Z=X可见在输入为可见在输入为0000时，电路的次态不能回到有效循环时，电路的次态不能回到有效循环中去，所以，此电路不具有自启动功能。中去，所以，此电路不具有自启动功能。小结小结时序电路的特点是：在任何时刻的输出不仅和输入有关，时序电路的特点是：在任何时刻的输出不仅和输入有关，而且还决定于而且还决定于电路原来的状态电路原来的状态。为了记忆电路的状态，时序电。为了记忆电路的状态，时序电路必须包含有存储电

40、路。存储电路通常以触发器为基本单元电路必须包含有存储电路。存储电路通常以触发器为基本单元电路构成。路构成。时序电路可分为时序电路可分为同步时序电路和异步时序电路同步时序电路和异步时序电路两类。它两类。它们的主要区别是，前者的所有触发器受同一时钟脉冲控制，而们的主要区别是，前者的所有触发器受同一时钟脉冲控制，而后者的各触发器则受不同的脉冲源控制。后者的各触发器则受不同的脉冲源控制。时序电路的逻辑功能可用时序电路的逻辑功能可用逻辑图、状态方程、状态表、逻辑图、状态方程、状态表、卡诺图、状态图和时序图卡诺图、状态图和时序图等等6 6种方法来描述，它们在本质上是种方法来描述，它们在本质上是相通的，可以

41、互相转换。相通的，可以互相转换。时序电路的分析时序电路的分析，就是由逻辑图到状态图的转换；而，就是由逻辑图到状态图的转换；而时序时序电路的设计电路的设计，在画出状态图后，其余就是由状态图到逻辑图的，在画出状态图后，其余就是由状态图到逻辑图的转换。转换。5.1 5.1 时序逻辑电路的分析方法时序逻辑电路的分析方法5.2 5.2 时序逻辑电路的设计方法时序逻辑电路的设计方法5.3 5.3 若干常用的时序逻辑电路若干常用的时序逻辑电路一、寄存器一、寄存器 在数字电路中，用来存放二进制数据或代码的电路称为在数字电路中，用来存放二进制数据或代码的电路称为寄存器寄存器。 寄存器是由具有存储功能的触发器组合

42、起来构成的。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储一个触发器可以存储1 1位二进制代码，存放位二进制代码，存放n n位二进制代码位二进制代码的寄存器，需用的寄存器，需用n n个触发器来构成。个触发器来构成。 按照功能的不同，可将寄存器分为按照功能的不同，可将寄存器分为基本寄存器和移位基本寄存器和移位寄存器寄存器两大类。基本寄存器只能并行送入数据，需要时也两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，下依次逐位右移或左移，

43、数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。串行输入、并行输出，十分灵活，用途也很广。、 基本寄存器基本寄存器（1 1）单拍工作方式基本寄存器）单拍工作方式基本寄存器D11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF21DC1Q3 Q3D3FF3CP01231n01n11n21n3DDDDQQQQ CP D1 1D C1 Q0 Q0 D0 FF0 1D C1 Q1 Q1 FF1 1D C1 Q2 Q2 D2 FF2 1D C1 Q3

44、 Q3 D3 FF3 CR RD RD RD RD （a a）清零清零。CR=0CR=0，异步清零。即有：，异步清零。即有：0000QQQQn0n1n2n3 （b b）送数送数。CR=1CR=1时，时，CPCP上升沿送数。即有：上升沿送数。即有：01231n01n11n21n3DDDDQQQQ （c c）保持保持。在。在CR=1CR=1、CPCP上升沿以外时间，寄存器内容将保上升沿以外时间，寄存器内容将保持不变。持不变。 Q0 Q1 Q2 Q3 Di D0 D1 D2 D3 1D C1 1D C1 1D C1 1D C1 Q0 Q1 Q2 Q3 FF0 FF1 FF2 FF3 CP 移位时钟脉

45、冲 右移 输出 右移 输入 Q0 Q1 Q2 Q3 并行输出并行输出时钟方程：时钟方程：CPCPCPCPCP3210 驱动方程：驱动方程：n23n12n01i0QDQDQDDD 、状态方程：状态方程：n21n3n11n2n01n1i1n0QQQQQQDQ 、 Q0 Q1 Q2 Q3 Di D0 D1 D2 D3 1D C1 1D C1 1D C1 1D C1 Q0 Q1 Q2 Q3 FF0 FF1 FF2 FF3 CP 移位时钟脉冲 右移 输出 右移 输入 Q0 Q1 Q2 Q3 输入现态次态Di CPnnnnQQQQ3210 13121110 nnnnQQQQ说明1 1110 0 0 01

46、0 0 01 1 0 01 1 1 01 0 0 01 1 0 01 1 1 01 1 1 1连续输入4 个 1Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3 D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3CP移位时钟脉冲左移输出左移输入DiQ0 Q1 Q2 Q3并行输出并行输出时钟方程：时钟方程：CPCPCPCPCP3210 驱动方程：驱动方程：i3n32n21n10DDQDQDQD 、状态方程：状态方程：i1n3n31n2n21n1n11n0DQQQQQQQ 、Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3 D0 D1 D2 D31D C1

47、1D C11D C11D C1Q0 Q1 Q2 Q3CP移位时钟脉冲左移输出左移输入DiQ0 Q1 Q2 Q3单向移位寄存器具有以下主要特点：单向移位寄存器具有以下主要特点： （1 1）单向移位寄存器中的数码，在）单向移位寄存器中的数码，在CPCP脉冲操作下，可脉冲操作下，可以依次右移或左移。以依次右移或左移。 （2 2）n n位单向移位寄存器可以寄存位单向移位寄存器可以寄存n n位二进制代码。位二进制代码。n n个个CPCP脉冲即可完成串行输入工作，此后可从脉冲即可完成串行输入工作，此后可从Q Q0 0Q Qn-n-1 1端获端获得并行的得并行的n n位二进制数码，再用位二进制数码，再用n

48、n个个CPCP脉冲又可实现串行脉冲又可实现串行输出操作。输出操作。 （3 3）若串行输入端状态为）若串行输入端状态为0 0，则，则n n个个CPCP脉冲后，寄存器脉冲后，寄存器便被清零。便被清零。 D0 D1 D2 D3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q31D C11D C11D C11D C1Q0 Q1 Q2 Q3CPDSL&1&1&1&11DSRMQ0 Q1 Q2 Q3 SLn21n3n3n11n2n2n01n1n1SR1n0MDQMQMQQMQMQQMQMQDMQM=0M=0时右移时右移 n21n3n11n2n01n1SR1n0QQQQQQDQM=1M=1时左移时左移 S

49、L1n3n31n2n21n1n11n0DQQQQQQQ (a) 引引脚脚排排列列图图 16 15 14 13 12 11 10 9 74LS194 1 2 3 4 5 6 7 8 VCC Q0 Q1 Q2 Q3 CP M1 M0 CR DSR D0 D1 D2 D3 DSL GND M1 M0 DSL 74LS194 Q0 Q1 Q2 Q3 (b) 逻逻辑辑功功能能示示意意图图 D0 D1 D2 D3 CR CP DSR CPMMCR 01工作状态0 1 0 0 1 0 1 1 1 0 1 1 1 异步清零保 持右 移左 移并行输入（1 1）环形计数器）环形计数器Q0 Q1 Q2 Q3FF0

50、FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3n1n0QD 即将即将FFFFn-1n-1的输出的输出Q Qn-1n-1接到接到FFFF0 0的输入端的输入端D D0 0。 根据起始状态设置的不同，在输入计数脉冲根据起始状态设置的不同，在输入计数脉冲CPCP的作用下，的作用下，环形计数器的有效状态可以循环移位一个环形计数器的有效状态可以循环移位一个1 1，也可以循环移，也可以循环移位一个位一个0 0。即当连续输入。即当连续输入CPCP脉冲时，环形计数器中各个触发脉冲时，环形计数器中各个触发器的器的Q Q端将轮

51、流地出现矩形脉冲。端将轮流地出现矩形脉冲。能自启动的能自启动的4 4位环形计数器位环形计数器FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3& 1111 0000100001001001 1110011100110001001001011011 110001101101 1010 排列顺序： nnnnQQQQ3210 由由74LS19474LS194构成的能自构成的能自启动的启动的4 4位位环形计数器环形计数器 启动启动信号信号 CR DSR M1 M0 DSL 74LS194 Q0 Q1 Q2 Q3

52、 D0 D1 D2 D3 0 1 1 1 & & 1 1 CP G2 G1 (a) 逻辑电路图逻辑电路图 (b) 时序图CPQ0Q1Q2Q3Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3n1n0QD 即将即将FFFFn-1n-1的输出的输出Q Qn-1n-1接到接到FFFF0 0的输入端的输入端D D0 0。 0100101011010110 无无效效循循环环 1001001001011011 0000100011001110 有有效效循循环环 0001001101111111

53、 排排列列顺顺序序： nnnnQQQQ3210 用用n n位移位寄存器构成的扭环形计数器可以得到含位移位寄存器构成的扭环形计数器可以得到含2n2n个有效个有效状态的循环，状态利用率较环形计数器提高了状态的循环，状态利用率较环形计数器提高了一倍一倍。 从状态循环图中可看到由于电路在每次状态转换时从状态循环图中可看到由于电路在每次状态转换时只有一只有一位触发器改变状态位触发器改变状态，因而在将电路状态译码时不会产生竞争，因而在将电路状态译码时不会产生竞争冒险现象。冒险现象。 0100101011010110 无无效效循循环环 1001001001011011 0000100011001110 有有

54、效效循循环环 0001001101111111 排排列列顺顺序序： nnnnQQQQ3210 能自启动的能自启动的4 4位扭环形计数器位扭环形计数器 FF0 FF1 FF2 FF3 Q0 Q1 Q2 Q3 D0 D1 D2 D3 1D C1 1D C1 1D C1 1D C1 CP Q0 Q1 Q2 Q3 000010001100111011011010010010010010 有效循环有效循环 0001001101111111 010110110110 (a) 逻辑图 (b) 状态图 & & 排列顺序： nnnnQQQQ3210 寄存器寄存器是用来存放二进制数据或代码的电路，是一种基本是用来

55、存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。先寄存起来，以便随时取用。寄存器分为寄存器分为基本寄存器和移位寄存器基本寄存器和移位寄存器两大类。基本寄存器两大类。基本寄存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在的数据只能并行输入、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输行输出，串行输入、串行输出，并行

56、输入、串行输出，串行输入、并行输出。入、并行输出。寄存器的应用很广，特别是移位寄存器，不仅可将串行数寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路。方便地构成移位寄存器型计数器和顺序脉冲发生器等电路。在数字电路中，能够记忆输入脉冲个数的电路称为计数器。在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计计数数器器同步计数器同步计数器异步计数器异步计数器二进制计数器二进制计数器十进制计数器十进制计数器N N进制计数器进制计数器二进制计

57、数器二进制计数器十进制计数器十进制计数器N N进制计数器进制计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器1 1、二进制计数器、二进制计数器二进制同步计数器二进制同步计数器3位二进制同步加法计数器位二进制同步加法计数器状状态态图图 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0 排排列列顺顺序序： /C nnnQQQ012 选用选用3 3个个CPCP下降沿触发的下降沿触发的JKJK触发器，分别用触发器，分别用FFFF0 0、FFFF1 1、FFFF2 2表示。表示

58、。时钟方程时钟方程：CPCPCPCP210 输出方程输出方程：n0n1n2QQQC 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0 排排列列顺顺序序： /C nnnQQQ012 C PQ0Q1Q2C时时序序图图C PQ0Q1Q2CFFFF0 0每输入一个时钟脉冲翻转一次每输入一个时钟脉冲翻转一次FFFF1 1在在Q Q0 0=1=1时，在下一个时，在下一个CPCP触发沿到触发沿到来时翻转。来时翻转。FFFF2 2在在Q Q0 0=Q=Q1 1=1=1时，在下一个时，在下一个CPCP触发沿到触发沿到来时翻转。来时翻转。1KJ00 n011QKJ

59、 n0n122QQKJ Q0Q0 CFF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K1J C11K&1&由于没有无效状态，电路由于没有无效状态，电路能自启动。能自启动。推广到推广到n n位二位二进制同进制同步加法步加法计数器计数器驱动方程驱动方程输出方程输出方程 n0n1n3nn2n1n1nn0n122n01100QQQQKJQQKJQKJ1KJn0n1n2nn1nQQQQC 3 3位二进制同步减法计数器位二进制同步减法计数器状态图状态图 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0 排排列列顺顺序序： /B nn

60、nQQQ012 选用选用3 3个个CPCP下降沿触发的下降沿触发的JKJK触发器，分别用触发器，分别用FFFF0 0、FFFF1 1、FFFF2 2表示。表示。时钟方程：时钟方程：CPCPCPCP210 输出方程：输出方程：n0n1n2QQQB CPQ0Q1Q2B 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0 排排列列顺顺序序： /B nnnQQQ012 时时序序图图CPQ0Q1Q2BFFFF0 0每输入一个时钟脉冲翻转一次每输入一个时钟脉冲翻转一次FFFF1 1在在Q Q0 0=0=0时，在下一个时，在下一个CPCP触发沿到触发沿到来时翻