




版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、数字集成电路实验报告西北工业大学 2014年5月21日 星期三实验四、译码器的设计及延迟估算1、设计译码器并估算延迟设计一个用于16bit寄存器堆的译码器,每一个寄存器有32bit的宽度,每个bit的寄存器单元形成的负载可以等效为3个单位化的晶体管(后面提到负载都为单位化后的负载)。提示:可以首先假定每一级的逻辑努力为1,考虑到存在四输入的与非门也可考虑假设总的逻辑努力为2,从而确定译码器的级数。 译码器的结构可参考典型的4-16译码器 假定4个寄存器地址位的正反8个输入信号,每个信号的输入负载可以等效为10。确定译码器的级数,并计算相关逻辑努力,以此来确定每一级中晶体管的尺寸(相当于多少个单
2、位化的晶体管)及整个译码电路的延迟(以单位反相器的延迟的本征延迟Tp0为单位)。答:,假定每一级的逻辑努力:G=1,又因为分支努力(每个信号连接8个与非门):,路径努力所以,使用最优锥形系数就可得到最佳的电路级数,故N取3级。因为逻辑努力:;路径努力:则使得路径延时最小的门努力 。所以:第一级晶体管尺寸为 10;故第二级晶体管尺寸为;第三级尺寸为;故延迟为: 如果在四个寄存器地址输入的时候,只有正信号,反信号必须从正信号来获得。每个正信号的输入的等效负载为20,使用与中同样的译码结构,在这种条件下确定晶体管的大小并评估延迟(以单位反相器的延迟的本征延迟Tp0为单位)。答:因为输入时通过两级反相
3、器,使这两个反相器分摊原来单个反相器的等效扇出,将两级反相器等效为一级,故其逻辑努力,故所以:第一级尺寸为:第二级尺寸为:第三级尺寸为:第四级尺寸为:正信号通路的延迟为: 反信号通路情况与上问相同,延迟为s译码器和寄存器堆的连接情况(Output输出为1的一行寄存器被选中)2、根据单位反相器(NMOS:W=0.5u L=0.5u PMOS:W=1.8u L=0.5u),设计出实际电路,并仿真1题中第一问的路径延迟。 仿真结果如下:手工测量结果为:tp = 9.4413E-08为了简单起见,所有晶体管采用最小尺寸代码如下:.TITLE EXERCISE 4 CMOS INVERTER(The f
4、irst).options probe.options tnom = 25.options post acct probe accurate.options ingold = 2 limpts = 30000 method = gear *ingold:输出数据格式 limpts:AC分析中设置总点数 method:算法.options lvltime = 2 imax = 20 gmindc=1.0e-12 *lvltime:选择时间步长算法 imax:最大时间步长gmindc:DC分析时用到的与PN结并联的电导.protect .lib'C:EricDigital Integrat
5、ed Circuitexperiment 3cmos25_level49.lib' TT.unprotect.TRAN 200P 60N MNMOS_10 N_18 N_15 N_17 N_17 NMOS W=0.5u L=0.5u MNMOS_11 Y10 N_5 N_18 N_18 NMOS W=0.5u L=0.5u MNMOS_12 N_16 N_2 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_13 N_21 N_8 N_20 N_20 NMOS W=0.5u L=0.5u MNMOS_14 N_22 N_15 N_21 N_21 NMOS W=0.5u
6、L=0.5u MNMOS_15 Y11 N_10 N_22 N_22 NMOS W=0.5u L=0.5u MNMOS_16 N_20 N_2 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_17 N_26 N_24 N_25 N_25 NMOS W=0.5u L=0.5u MNMOS_18 N_27 N_7 N_26 N_26 NMOS W=0.5u L=0.5u MNMOS_19 Y12 N_5 N_27 N_27 NMOS W=0.5u L=0.5u MNMOS_20 N_25 N_2 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_21 N_30 N
7、_10 N_29 N_29 NMOS W=0.5u L=0.5u MNMOS_22 N_31 N_24 N_30 N_30 NMOS W=0.5u L=0.5u MNMOS_23 Y13 N_7 N_31 N_31 NMOS W=0.5u L=0.5u MNMOS_24 N_29 N_2 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_25 N_34 N_15 N_33 N_33 NMOS W=0.5u L=0.5u MNMOS_26 N_35 N_24 N_34 N_34 NMOS W=0.5u L=0.5u MNMOS_27 Y14 N_5 N_35 N_35 NMOS
8、W=0.5u L=0.5u MNMOS_28 N_33 N_2 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_29 N_38 N_10 N_37 N_37 NMOS W=0.5u L=0.5u MNMOS_30 N_39 N_15 N_38 N_38 NMOS W=0.5u L=0.5u MNMOS_31 Y15 N_2 N_39 N_39 NMOS W=0.5u L=0.5u MNMOS_32 N_37 N_24 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_33 N_15 N_7 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_34
9、 N_24 N_8 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_35 N_5 A0 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_36 N_10 N_5 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_37 N_7 A1 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_38 N_8 A2 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_39 N_44 A3 N_43 N_43 NMOS W=0.5u L=0.5u MNMOS_40 N_43 N_47 N_46 N_46 NMOS W=0.5u L=
10、0.5u MNMOS_41 N_46 N_48 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_42 N_47 Gnd Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_43 N_48 Gnd Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_44 N_2 N_44 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_1 N_1 N_2 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_2 Y8 N_5 N_3 N_3 NMOS W=0.5u L=0.5u MNMOS_3 N_3 N_7 N_6 N_6 NMOS
11、W=0.5u L=0.5u MNMOS_4 N_6 N_8 N_1 N_1 NMOS W=0.5u L=0.5u MNMOS_5 N_12 N_8 N_11 N_11 NMOS W=0.5u L=0.5u MNMOS_6 N_13 N_7 N_12 N_12 NMOS W=0.5u L=0.5u MNMOS_7 Y9 N_10 N_13 N_13 NMOS W=0.5u L=0.5uMNMOS_8 N_11 N_2 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_9 N_17 N_8 N_16 N_16 NMOS W=0.5u L=0.5uMNMOS_80 N_70 N_36
12、 N_69 N_69 NMOS W=0.5u L=0.5u MNMOS_81 Y0 N_42 N_70 N_70 NMOS W=0.5u L=0.5u MNMOS_82 N_68 N_40 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_83 N_71 N_40 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_84 Y2 N_42 N_72 N_72 NMOS W=0.5u L=0.5u MNMOS_85 N_72 N_52 N_73 N_73 NMOS W=0.5u L=0.5u MNMOS_86 N_73 N_32 N_71 N_71 NMOS W=0.
13、5u L=0.5u MNMOS_87 N_67 N_40 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_88 Y1 N_41 N_66 N_66 NMOS W=0.5u L=0.5u MNMOS_45 N_23 N_9 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_46 N_28 N_19 N_23 N_23 NMOS W=0.5u L=0.5u MNMOS_47 N_14 Vdd N_28 N_28 NMOS W=0.5u L=0.5u MNMOS_48 N_32 A2 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_49 N_36
14、A1 Gnd Gnd NMOS W=0.5u L=0.5uMNMOS_50 N_40 N_14 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_51 N_9 Gnd Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_52 N_19 A3 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_53 N_41 N_42 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_54 N_45 N_49 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_55 Y7 N_40 N_50 N_50 NMOS W=0.5u L=0.5u
15、 MNMOS_56 N_50 N_52 N_51 N_51 NMOS W=0.5u L=0.5u MNMOS_57 N_51 N_41 N_45 N_45 NMOS W=0.5u L=0.5u MNMOS_58 N_42 A0 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_59 N_49 N_32 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_60 N_52 N_36 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_61 N_53 N_40 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_62 Y4 N_42 N_54
16、 N_54 NMOS W=0.5u L=0.5u MNMOS_63 N_54 N_36 N_55 N_55 NMOS W=0.5u L=0.5u MNMOS_64 N_55 N_49 N_53 N_53 NMOS W=0.5u L=0.5u MNMOS_65 N_56 N_40 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_66 Y3 N_41 N_57 N_57 NMOS W=0.5u L=0.5u MNMOS_67 N_57 N_52 N_58 N_58 NMOS W=0.5u L=0.5u MNMOS_68 N_58 N_32 N_56 N_56 NMOS W=0.5
17、u L=0.5u MNMOS_69 N_59 N_40 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_70 Y6 N_42 N_60 N_60 NMOS W=0.5u L=0.5uMNMOS_71 N_60 N_49 N_61 N_61 NMOS W=0.5u L=0.5u MNMOS_72 N_61 N_52 N_59 N_59 NMOS W=0.5u L=0.5u MNMOS_73 N_62 N_40 Gnd Gnd NMOS W=0.5u L=0.5u MNMOS_74 Y5 N_36 N_63 N_63 NMOS W=0.5u L=0.5u MNMOS_75 N_6
18、3 N_49 N_64 N_64 NMOS W=0.5u L=0.5u MNMOS_76 N_64 N_41 N_62 N_62 NMOS W=0.5u L=0.5u MNMOS_77 N_66 N_36 N_65 N_65 NMOS W=0.5u L=0.5u MNMOS_78 N_65 N_32 N_67 N_67 NMOS W=0.5u L=0.5u MNMOS_79 N_69 N_32 N_68 N_68 NMOS W=0.5u L=0.5u MPMOS_1 Y8 N_5 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_2 Y8 N_7 Vdd Vdd PMOS W=
19、1.8u L=0.5u MPMOS_3 Y8 N_8 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_4 Y8 N_2 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_5 Y9 N_2 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_6 Y9 N_8 Vdd Vdd PMOS W=1.8u L=0.5uMPMOS_7 Y9 N_7 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_8 Y9 N_10 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_9 Y10 N_2 Vdd Vdd PMOS W=1.8u
20、L=0.5u MPMOS_10 Y10 N_8 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_11 Y10 N_15 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_12 Y10 N_5 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_13 Y11 N_2 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_14 Y11 N_8 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_15 Y11 N_15 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_16 Y11 N_10 Vdd Vdd P
21、MOS W=1.8u L=0.5u MPMOS_17 Y12 N_2 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_18 Y12 N_24 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_19 Y12 N_7 Vdd Vdd PMOS W=1.8u L=0.5uMPMOS_20 Y12 N_5 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_21 Y13 N_2 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_22 Y13 N_10 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_23 Y13 N_24
22、 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_24 Y13 N_7 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_25 Y14 N_2 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_26 Y14 N_15 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_27 Y14 N_24 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_28 Y14 N_5 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_29 Y15 N_24 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS
23、_30 Y15 N_10 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_31 Y15 N_15 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_32 Y15 N_2 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_33 N_15 N_7 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_34 N_10 N_5 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_35 N_24 N_8 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_36 N_5 A0 Vdd Vdd PMOS W=1.8u
24、L=0.5u MPMOS_37 N_7 A1 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_38 N_8 A2 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_39 N_44 A3 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_40 N_44 N_47 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_41 N_44 N_48 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_42 N_47 Gnd Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_43 N_48 Gnd Vdd Vdd
25、PMOS W=1.8u L=0.5u MPMOS_44 N_2 N_44 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_50 N_40 N_14 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_51 N_9 Gnd Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_52 N_19 A3 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_53 N_41 N_42 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_54 Y7 N_40 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_55 Y7
26、N_52 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_56 Y7 N_41 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_57 Y7 N_49 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_58 N_42 A0 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_59 N_49 N_32 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_60 N_52 N_36 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_61 Y5 N_41 Vdd Vdd PMOS W=1.8u L=0.5u
27、MPMOS_62 Y5 N_40 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_63 Y4 N_42 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_64 Y4 N_36 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_65 Y4 N_49 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_66 Y4 N_40 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_67 Y6 N_42 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_68 Y6 N_49 Vdd Vdd PMOS W=1.8u
28、 L=0.5u MPMOS_69 Y6 N_52 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_70 Y6 N_40 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_71 Y5 N_36 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_72 Y5 N_49 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_73 Y1 N_41 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_74 Y1 N_36 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_75 Y1 N_32 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_76 Y1 N_40 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_77 Y0 N_40 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_78 Y0 N_32 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_79 Y0 N_36 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_80 Y0 N_42 Vdd Vdd PMOS W=1.8u L=0.5u MPMOS_81 Y3 N_41 Vdd Vdd PMOS W=1.8u
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 材料采购招标方案(3篇)
- 口腔门诊无菌管理制度
- DB62T 4447-2021 糖用甜菜品种 SR-411
- 文员劳务承包方案(3篇)
- 工位毛毯改造方案(3篇)
- 路面抢修测绘方案(3篇)
- 工地厂房打扫方案(3篇)
- 建筑保护策划方案(3篇)
- 空调构机安装合同协议书
- 建筑案例改造方案(3篇)
- 《分布式计算、云计算与大大数据》习题参考解答
- 五年级下册科学全册知识点总结与梳理(新改版苏教版)
- 合同补充协议书范本(通用版)-精华版:免修版模板范本
- 项目工程安全生产评估表
- 数据链系统与技术(第2版) 课件 第9、10章 数据链的通信安全、典型数据链系统的作战运用
- 2023中国企业财务数字化转型白皮书
- 云南省昆明市五华区2022-2023学年六年级下学期期末英语试题
- 送货单格式模板
- 小学生一、二、三年级家庭奖罚制度表
- 《智慧物流与现代供应链》复习考试题库(带答案)
- 【工程监理】监理范围、监理内容
评论
0/150
提交评论