3组合逻辑电路习题解答.docx

1、自我检测题1. 有关，与以前的输入无关。2. 瞬间干扰窄脉冲的现象称为竞争冒险。3. 8线一3线优先编码器74LS148的优先编码顺序是&、7；、标、标，输出为弓。输入输出均为低电平有效。当输入Gm玉为11010101时，输出弓为010。4. 3线一8线译码器74HC138处于译码状态时，当输入旭4|人()=001时，输出界宫=11111101O5. 数据分配器。6. 数据选择器°7. A、件、K(am)和Haw)，那么的逻辑表达式为近。8. 能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。9. 多位加法器采用超前进位的目的是简化电路结构X。(V,X)10. 组

2、合逻辑电路中的冒险是由于引起的。A.电路未到达最简B.电路有多个输出C.电路中的时延D.逻辑门类型不同11. 用取样法消除两级与非门电路中可能出现的冒险，以下说法哪-种是正确并优先考虑的？A.在输出级加正取样脉冲B.在输入级加正取样脉冲C.在输出级加负取样脉冲D.在输入级加负取样脉冲12. 当二输入与非门输入为变化时，输出可能有竞争冒险。A.01一10B.00一10C.10-11D.11一0113. 译码器74HCI38的使能端E】瓦瓦取值为时，处于允许译码状态。A.OilB.100C.101D.()1()14. 数据分配器和有若相同的根本电路结构形式。A.加法器B.编码器C.数据选择器D.译

3、码器15. 在二进制译码器中，假设输入有4位代码，那么输出有A.2B.4C.8D.1616. 比拟两位二进制数A=AiA0和8=8由°,当时输出那么F表达式是A.F=AjB.F=A&+。+8（）C.F=A坊+AB&8（）D.F=A坊+&+17.集成4位数值比拟器74LS85级联输入/a<b>/a=b./a>b分别接001,当输入二个所以，该地址译码器的译码地址范围为AASMA血?M（）=00111A2/Mo=0011100000111111,用十六进制表示即为38H3FH。输入、输出真值表如表1所示。表1地址译码器的真值表16.写出图P3.1

4、6与-或表达式。地址输入译码输出AiAAsAaAAtAiAoKoYiy2丫3YaY5丫6Yi38H0111I11139H1011I1113AH110111113BH111011113CH111101113DH111110113EH111111013FH1111111074HCI38图P3.16解：由图a）写出乙=亍0亍2亍4亍6二%+匕+匕+匕=ABC+ABC+ABC+ABC=C17. 试用一片3线-8线译码器74HC138和最少的门电路设计一个奇偶校验器，要求当输入变量ABCD中有偶数个1时输出为1,否那么为0。（ABC。为0000时视作偶数个1）。解：F=ABCD+ABCD+ABCD+AB

5、CD+/BCD+ABCD+ABCD+ABCD=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD=(ABC+ABC+ABC+ABC)D+(ABC+ABC+ABC+ABC)D=C+JC+ABC+ABC)D+(ABC+JiBC+ABC+ABC)D=(ABC+BC+ABC+ABC)®r)=(ABCTiBCABCABOD连接图74LS138Ai)Y(>AYa2y2Yay4EiYse2y6E,y718.用一个8线-3线优先编码器74HC148和一个3线-8线译码器74HC138实现3位格雷码一3位二进制的转换。解：根据下表可得到连线图：GiGiGoYBlBiB

6、o000?o>h()00001*001011?3弓010010m2*011110w6*h100111*厂101101in511010011174LS13819. 根据图P3.19所示4选1数据选择器，写出输出Z的最简与-或表达式。解：Z=AB+ABC+AB+ABC=B+AC+AC20. 由4选1数据选择器和门电路构成的组合逻辑电路如图P3.20所示，试写出输出E的最简解：E=ABCD+ABCD+ABCD+ABCD=AC+CDZZAYAOA|74LSI53(1/2)ED。D,D2D3CDCD图P3.19图P3.2021.由4选I数据选择器构成的组合逻辑电路如图P3.21所示，请画出在图P3

7、.21所示的输出波形。图P3.2I解：4选1数据选择器的逻辑表达式为：Y=AjAqD。+AAqZ)|+AyAq+人AqD3将Ai=A,Ao=B，Oo=l，Z)i=C,D2=C,D3=C代入得Y=AB+ABC+ABC+ABC=ABC+ABC+ABC+ABC+ABC22.用8选1数据选择器74LS151构成的逻辑电路如图P3.22所示，请写出输出匕与-或表达式。图P3.22L=ABC+ABC+ABC+ABC+ABC(2)用卡诺图化简L=C+AB23.用一个8选1数据选择器74LSI51和非门实现：Y=E+(A+B+C)(A+C+BF)(B+C+AD)(A+C+BF)解：Y=E(BC+ACBp+I3

8、CAD+ACiF)=E(ml+m4+m4F+m6F+w7+m3D+w7D+m2+m0F+m2F)=E(mF+nt】+m2+D+ni4+m6F+m7)BAET74LS151A74LS151A?EDoDD：D3D4D5D6D7D0F24.图P3.24所示是用二个4选1数据选择器组成的逻辑电路，试写出输出Z与输入M、N、P、QYAoAi4选1MUXEDoDiD2D?oQpMN解；Z=(NMQ+NMQ)P+(NMQ+NMQ)P=NMQP+NMQP+/VMQP+NMQP=NQP*NQP25.用二个4选IL,允许使用反相器。L=E+ABCDE+ABCDE+ABCDE+ABDEF+BCE解：L=E+ABCD

9、E+ABCDE+ABCDE+ABDEF+BCE=BE+BE+BE(ACD+ACD+ACD+ADF)+BEC=BE+BE(ADC+ADC+ADC+ADF)+BE+BEC电路图YDAoAA14选1MUXrlEDoDiDiD.；IlliIlliCCCF26.G和C2，要求:(1)C2C1=OO时，C2C1=O1时,(2)F=ABEBAoAiE4选1MUXDoDiD2Da3)C2Ci=l0时，F=A+B(4)C2Ci=ll时，F=AB试设计符合上述要求的逻辑电路(器件不限)-卡诺图化简一逻辑图真值表C2C1ABFCiClABF00000100010()01110010()01()11010000110

10、101100100111000010111101001101111000111011111长诺图化简00u0J00000000011110f=c2c,a+c2ab+c2ab+c2c.ab+c2c,abIF27.试用4选1数据选择器74LS153(1/2)和最少量的与非门实现F=AC+CD+BCD.解：F=AC+CD+BCD=AC(D+D)+CD+BCD=ACD+ACD+CD+BCD=ABCD+ACD+CD+CD()A】=C,人o=。，A。=AB,D=A,庆=1，03=0连线图:4BA28.P(P2P1P0)和。(。20。0)LS138和一个74LS151和尽可能少的门电路设计如下组合电路：当P

11、=Q时输出F=L否那么F=0。解：29.试用8选1数据选择器74LS151L=AB+AC。解：L=AB+AC=ABC+ABC+ABC+ABC="与+m6+mscAoYYBA74LS151AA?FlED°DiD?D3D4D5DbD7o-30.用8选I数据选择器74LSI51设计一个组合电路。该电路有3个输入人、8、C和一个工作模式控制变量当M=0时，电路实现“”功能A,B,C状态一致时输出为1,否那么输出为0),而时，电路实现“多数表决"功能，即输出与A,8,C中多数的状态一致。解：MABCFMABCF00001100000001010010001001010000

12、11010111010001100()010101101101100111010111111111F=MABC+MABC+MABC+MABC+MABC+MARC=1ABC+ABC+MABC+M/BC+MABC电路图“I，“I，MCBA31.8选1数据选择器74LS15I芯片的选择输入端A2F(A,B,C)=£m(l,2,4,7)。要求写出实现过程，画出逻辑图。解：对于LSTTL集成芯片，某个输入引脚折断后该脚悬空，相当于输入高电平1。74LS151的高位地址端A?折断后，输出不再响应D(),Di，S，。3输入，8选1数据选择器只相当于一个4选1,此时地址输入为人血，数据输入为。5,&

13、amp;眼输出丫等于Y=A2AAoD4+A2AAGD5+A2AiAqD6+A2AlA()D1AiAoD+A+/1|AoDfy+&)Z)7F相比拟F(48C)=£，(1,2,4,7)=ABC+ABC+ABC+ABCB4一AB为地址，那么Da=C,D5=C,D(.=C,D7=Co逻辑图如下图。An74LS15174LS151图A4.2.2-5题ii的电路实现ED>DiDiD<DiD$DgDtAlA:32. 用三片四位数值比拟器74LS85实现两个12位二进制数比拟。解:相等的4位数据时，输出Favb、Fa=b、Fa>b分别为。A.010B.001C.100D.O

14、il18. 实现两个四位二进制数相乘的组合电路，应有A.8B.9C.10D.1119. 设计一个四位二进制码的奇偶位发生器假定采用偶检验码），需要个异或门。A.2B.3C.4D.520.在图T3.20中，能F=AB+I3C的电路为+5V74LSI38(a)b)(c)图T3.20A.电路(a)B.电路C.电路(c)D.都不是I. 分析图P3.1所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表,并说明电路的逻辑功能。图P3.1解：CO=AB+BC+ACS=ABC+CA+B+OCO=ABC+(A+B+OAB+BC+AC74LS85(片2)74LS85(片074LS85(片1)W>

15、VWVW<V用片4位数值比拟器74HC85和适量的门电路实现两个5位数值的比拟。解：高4位加到比拟器数值输入端，最低位产生级联输入。%vo-A。AA2a3BoB.B2B，Y（A>B）Y(a=b)Y(A<B)I<A>B)I(A=B)I<A<B)vv>vvv-vw<v<A>B)=*0览)，/(A<B)=WqVo>I(A=B)=W)©VbVVo仍“A")0000101010101001100134.用两个四位加法器74283和适量门电路设计三个4位二进制数相加电路。解：三个4位二进制数相加，其和应为6位

16、。根本电路如下图。两个加法器产生的进位通过一定的逻辑生成和的高两位。COiCO2S5540000010110011110S4=c(?|®CO2，S5=eg.CO2XdXiXX.)*oKi*YyJTA<>AiAiAsBoB.B：BiCloCoiAozAiA2SoAaSiD(lBis?S3b2B;CoCI<,&Zi214rCoiCo?A=(B-1)35.A、BBKO),用一个74LS283、非门和一个其它类型门电路实现：当模16时，输出玲1,否那么为0。解：(8-1)模16即为B-1/.A=B-时件1,否那么件0,即B-l-A=B+4+l-l=B+仄为0时,r=

17、loYYA,人336.解:37.解:AoA人2人3B?位00一A()AiA2a3BoBiB2b3CI0S()5152&BoXoBiXi%2X3X4X5n用一片74283和尽量少的门电路设计余3码到2421码的转换。余3码到2421码的转换的真值表为：A、B为四位二进制数，试用一片74283实现件4A+&K=4A+B=A3t42/11A0OO+B3B2&B0A3AiAA()B3B2BiBo001100()0010000010101001001100011011101001000101110011100101011011011111011001111从真值表中可以看到，当A

18、3=0时，B=A-3,当A3=l时，陆A+3A。AiAoAi£A?a2SoA3A3s.Bos2BiS3b2b3CorCI0Bo&位&38.设计一个一位842IBCD码乘以5的电路，要求输出也为8421BCD码。要求:(1) 用4线/16线译码器及门电路实现；(2) 只用四位全加器74LS283实现；(3) 不用任何器件实现。解：根据题意列出真值表A3用AlAoBiB6BaByBiBiBo00000000000000010000010100100001000000110001010101000010000001010010010101100011000001110011

19、0101100001000000100101000101(I)从真值表可写出逻辑表达式:&=0,位=0,8|=0,位=£？8,9),为5=»(4,5，6,7),&2,3,6,7),Bo=82=£m(1,3>5,7,9)。74HC154YoAoYiy2A|Y?A、y4A3Y5y6y7Y>8YgY(oEie2Yl(yI2y13y14y15YoAoYiy2A|Y?A、y4A3Y5y6y7Y>8YgY(oEie2Yl(yI2y13y14y15&&-(2) 用全加器实现A3A2A1A<)x0101i66A3A2A1A0

20、+A3A2A1A0：用74283实现A|A()逻辑图与36题同。(3) 不用任何器件实现87=0，鸵二人3，&=人2，&=角，&=0,位二A(),Bi=0,B()=Ao39.利用两片并行进位加法器和必要的门电路设计一个8421BCD码加法器。8421BCD码的运算规那么是：当两数之和小于等于9(1001)时，所得结果即为输出：当所得结果大于9时,那么应加上6(0110)。解：连线图如下图。加法器I完成两个加数得初始加法，加法器2对加法器1输出进行修正。=ABC+(A+B+OABBCAC=ABC+AABBCAC+BABBCAC+CABBCAC=ABC+ABBCC+BACA

21、C+CABBA=ABC+ABC+/BC+ABC真值表ABcscoABcsco0000010010001101010101010110010110111111电路功能：一位全加器，A、8为两个加数，C为来自低位的进位，S是相加的和，CO是进位。2. 逻辑电路如图P3.2所示，试分析其逻辑功能。图P3.2解：(1)逻辑表达式=ABC,P2=BP=BABC,Py=A=AABC,P4=C=CABCF=BABCAABCCABC=BABC+AABC+CABC=4M(A+B+C)=(云+百+0)(A+3+C)=ABC+ABC+ABC+ABC+ABC+ABC(2)真值表ABCFABCF000010010011

22、10110101110101111110(3)功能从真值表看出，AZC=OOO或ABC=111时，F=0,而A、B、C取值不完全相同时，F=L故这种电路称为“不一致"电路。6.试设计一个全减器组合逻辑电路。全减器是可以计算三个数X、匕BI的差，即D=X-YCI.当X<Y+BI时，借位输出B。置位。解：设被减数为X,减数为匕从低位来的借位为引，那么I位全减器的真值表如图(a)所示，其中。为全减差，80为向高位发出的借位输出。(1)真值表XYBIDBOXYB1DBO0000010010001111010001011110000110111111电路图DBOXYBf7. 设计解：(1

23、)列出4位二进制码一4位格雷码的转换真值表，如表所示。输入输出输入输出ByBiBiBoG3G2GiGoB，Bi角BuG3G2GiGo000000001000110000010001001110i00100010101111001100101011i11001000110110010100I01011-101101101100101110100101110100111i000(2)根据真值表分别画出输出变量G,G2,Gi,G的卡诺图，如图4.1.2-12所示。化简后，得G=方2$乌，Gq=§。BoGz、BiBq心。01111000Go'BiBo0000110000Q110111

24、00110000001项011110GiX00011110B3B2、00000101010100J01111000011110(3)由逻辑表达式得电路实现，如卜.图。G?Bz%GoG、11.试用卡诺图法判断14,15)14,15)Y(A,B,C,D)0,1,4,5,12,13,是否存在逻辑险象，消除，并用与非门构成相应的电路。解：卡诺图如图(a)所示。Y=AC+AB3C即可，逻辑式变为:Y=AC+BC=ACABBC用与非门构成的相应电路如图（b）所示。12.-或式。解:&Xb)K(A,B,C,£>)=£7(O,3,7,8.9.I(),11,12,13)+Zd(

25、l,2.14),求V的无竞争冒险的最简与卡诺图如下图:Y=AC+BD+ACD+ABC上式中云次为冗余项，以消除竞争冒险。13.某一组合电路如图P3.13所示，输入变量A,B,。）的取值不可能发生（0,1,0）的输入组合。分析它的竞争冒险现象，如存在，那么用最简单的电路改动来消除之。ABCD图P3.13解：解法1:从逻辑图得到以下表达式：F=ABC+BCD+AC根据表达式得到R诺图:但由于从卡诺图可见，包围圈有两处相切，因此存在竞争冒险现象。可以通过相切点位置增加一个乘积项，F=ABC+I3CD+AC+ACD+ABD进-步分析，当ACD=000时，F=B+B,由于输入变量A,B,D）的取值不可能发生（0,1,0）的输入组合，因此，当ACD=000时，B必然为0,不会产生竞争冒险。因此，ACD这一项不需要增加，只需要增加电路图为：ABCD-Dh4Lh&J&am