微机原理知识点总结

1、精选优质文档-倾情为你奉上第一章 概述1. IP核分为3类，软核、硬核、固核。特点对比 p12第二章 计算机系统的结构组成与工作原理1. 计算机体系结构、计算机组成、计算机实现的概念与区别。P312. 冯诺依曼体系结构： p32硬件组成五大部分运算器、存储器、控制器、输入设备、输出设备，以存储器为中心信息表示：二进制 计算机内部的控制信息和数据信息均采用二进制表示，并存放在同一个存储器中。工作原理：存储程序/指令(控制)驱动 编制好的程序(包括指令和数据)预先经由输入设备输入并保存在存储器中3. 接口电路的意义 p34 第二段接口一方面应该负责接收、转换、解释并执行总线主设备发来的命令，另一方

2、面应能将总线从设备的状态或数据传送给总线主设备，从而完成数据交换。4. CPU组成：运算器、控制器、寄存器。P34运算器的组成：算术逻辑单元、累加器、标志寄存器、暂存器5. 寄存器阵列p35程序计数器PC,也称为指令指针寄存器。存放下一条要执行指令的存放地址。堆栈的操作原理 应用场合：中断处理和子程序调用 p35最后一段6. 计算机的本质就是执行程序的过程p367. 汇编语言源程序汇编机器语言程序 p368. 指令包含操作码、操作数两部分。执行指令基本过程：取指令、分析指令、执行指令。 简答题（简述各部分流程）p379. 数字硬件逻辑角度，CPU分为控制器与数据通路。P38数据通路又包括寄存器

3、阵列、ALU、片上总线。10. 冯诺依曼计算机的串行特点p38 串行性是冯诺依曼计算机的本质特点。表现在指令执行的串行性和存储器读取的串行性。 也是性能瓶颈的主要原因。单指令单数据11. CISC与RISC的概念、原则、特点。对比着看 p39、4012. 存储器分层p41如何分层与好处（41页第一段最后一句。）简答题现代计算机系统通常把不同容量、不同速度的存储设备按一定的层次结构组织其阿里，形成一个统一的存储系统，以解决存储容量、存取速度和价格之间的矛盾。13. 哈佛结构（程序与数据分开存储）p4114. 并行技术p43不同层面分为系统级、指令级、线程级、电路级。常用的并行技术：流水线结构、哈

4、佛结构、多机多核结构15. 流水线p44优缺点：优点是控制简单；缺点是上一步操作未完成，下一步操作便不能开始，效率较低。冒险：数据、结构、控制 解决方法：数据冒险可以采用定向技术或调度技术来减少停顿时间； 结构冒险可以通过加入额外的同类型资源（如采用哈佛结构设置各自独立的数据存储器和指令存储器），或改变资源的设计（如采用多端口寄存器组）来减少或消除； 控制冒险可以通过分支预测及预测执行技术来解决。16. 计算机性能：字长、存储容量、运算速度p54字长，单次存取、处理数据的能力。 最大数据宽度，内部数据总线运算速度 MIPS、执行时间、CPI的计算与影响因素第三章 微处理器体系结构及关键技术1.

5、 微处理器体系结构的分类与特点。类型优点缺点随机逻辑针对指令硬件做了专门的优化，所用的逻辑门数少，制造费用低。指令集设计与硬件电路设计紧密相关，设计过程复杂，难以实现复杂指令，设计难以重用。微码体系结构相比于硬件，微代码不容易出错，建立微代码比较省时，改动微代码更为容易，CPU版本升级简单。微代码的开销大于硬件实现，微控制必须要比CPU运行速度更快。流水线体系结构并行的执行不同指令的不同阶段，提高了指令的吞吐率，增强了处理器性能。处理器设计较为困难，在设计中需要解决数多种冲突问题。超标量体系结构实现了真正的并行执行，让MIPS可以大于时钟频率。更多的硬件资源，设计极其复杂。2. 处理器5个功能

6、p60指令控制，操作控制，时间控制，数据加工，中断处理3. 随机逻辑控制器的特点4. 什么是微码体系结构p72第二段5. 比较随机逻辑控制器与微码体系结构处理器的优缺点6. 寻址方式：p78立即数寻址、寄存器直接寻址、存储器直接寻址、寄存器间接寻址、存储器间接寻址、位移量寻址、变址寻址7. 流水线 p886级流水线：取指（FI）、指令译码（DI）、计算操作数地址（CO）、取操作数（FO）、执行指令（EI）、写操作数（WO）基本要求 流水线各个段的操作相互独立、流水线各个段的操作同步性能指标 吞吐率、加速比、效率各种相关 与第二章联系起来看第四章 总线技术与总线标准1. 总线分类p96位置：片内

7、总线、片间总线、系统内总线、系统外总线功能：地址总线（单向）、数据总线、控制总线时序：同步、半同步（READY）、异步（主从） 格式：并行总线、串行总线2. 总线仲裁p101什么是总线冲突？总线上多个主设备同时发送信息导致的工作异常一般称为总线冲突。总线仲裁的目的：合理地控制和管理系统中多个主设备的总线请求，以避免总线冲突。集中式、分布式流程可能会考3. 什么是同步、半同步、异步？应用场合4. 片内总线ARM的AMBA 、IBM的CoreConnectSilicore的Wishbone、Altera的Avalon AHB特性 非三态执行APB主要用于低带宽的周边外设之间的连接。P109APB

8、桥既是APB总线上唯一的主模块，也是AHB系统总线上的从模块。P1155. PCI 并行同步p1166. 串行总线p127传输方式：单工、半双工、全双工同步传输（先传最高位）、异步传输（先传最低位）第五章 存储器系统1. 存储器分类p135易失性、随机 ：RAM SRAM(高速缓存) DRAM（主存） 非易失性、只读 ：ROM EPROM EEPROM FLASH 可以不带电2. Cache 局部性原理 p1563. 虚拟存储技术p158MMU 虚拟地址空间与物理地址空间 内存保护 最后一句4. 多层级存储体系p161Cache：高速度与低成本虚拟存储器：大容量与低成本Cache与虚拟存储器的

9、不同：位置不同：Cache-主存层次的逻辑位置介于CPU和主存-辅存之间；目的不同：Cache-主存层次用来解决高速度与低成本的矛盾，主存辅存层次用来解决大容量和低成本的矛盾；实现方式不同：Cache-主存层次的功能完全由硬件实现，主存-辅存层次通过附加的硬件及存储管理软件来控制。5. Cache的命中率与Cache的大小、替换算法、程序特性有关p1636. 字节存放顺序不同：大端存储（最高字节在最低地址）与小端存储（最高字节在最高地址） p1637. 多体交叉存储器 在一个存储周期连续访问多个存储体p1678. 译码：全译码、部分译码、线译码第六章 输入/输出接口1. 接口与端口的区别 端口

10、的分类（数据、控制、状态），最少要有一个数据端口 p1802. 端口与存储器的地址编址 P182统一编址和独立编制（需要专门的IO访问指令）3. 接口信息传输方式 p185查询传输（电路简单、CPU利用率低）、中断传输（电路复杂、CPU利用率高）、DMA（无CPU干预）、通道方式4. 中断的相关概念 p188、189中断源、中断向量、断点、现场5. 中断与子程序调用的区别程序中断的处理比子程序的调用要复杂的多：1. 子程序的执行时程序员事先安排好的（由调用子程序的指令转入）；而中断服务子程序的执行一般是由随机的中断事件引发的。2. 子程序的执行受到主程序或上层子程序的控制；而中断服务子程序一般

11、与被中断的现行程序无关。3. 不存在同时调用多个子程序的情况，因此子程序不需要进行优先级排队；而不同中断源则有同时向CPU提出服务请求。4. 共同点：是都要进行程序跳转，都需要保护断点以确保正确返回。6. 并行接口p199键盘接口 行扫描法第七章 ARM微处理器编程模型1. p2182. ARM两种工作状态 32位ARM、16位Thumb p2253. 处理器7种运行模式 p2264. ARM处理器寄存器组织 模式对应的寄存器 p2275. 条件标志码p2286. 控制位p229T标志位，反映处理器的运行状态第八章 ARM汇编指令1.2. 条件码 p237、2383. 第二源操作数寻址 立即数

12、寻址、寄存器寻址（速度最快）、寄存器移位寻址(各种移位的不同)p2384. ARM寻址 与前面联系起来看 p2405. 堆栈寻址p2436. 常用指令 看PPT与书7. 伪指令 给翻译看，无对应代码 p266宏指令 有对应代码第九章 ARM程序设计1. 伪指令 MACRO与MEND宏定义体 AREA ENTRY EQU 2. ATPCS规则 p295第十章 基于ARM微处理器的硬件系统设计1. 处理器与内核的对应关系p3072. 最小硬件系统通常是指以嵌入式处理器为核心，包含电源、时钟和复位等保障处理器正常工作的基本硬件电路 。 存储器模块， JTAG调试接口模块 p3113. 复位类型：系统上电复位、手动复位和内部复位 p