集成电路设计-part1-2

1、外延生长外延生长氧化氧化掺杂掺杂淀积淀积刻蚀刻蚀光刻光刻钝化钝化1集成电路的制造过程：前道工序和后道工序前道工序：原始晶片到中测，包括： 图形转换技术（光刻、刻蚀等） 薄膜制备技术（外延、氧化、淀积等） 掺杂技术（扩散和离子注入）后道工序：中测到出厂2022-3-92340.5-0.8mm125-200mm (5- 8)初始掺杂 1015 cm-3n-type SiSiCl4 or SiH4 Gas with Impuritiesp-type SiEpiLayer56SiSiO2SiO20.44tox78良好的化学稳定性和电绝缘性可作：MOS管的栅氧化层、器件的保护层、绝缘材料、电容器的介质等

2、对某些杂质起屏蔽作用可作：选择性扩散掩蔽层2022-3-99在衬底材料上掺入五价磷或三价硼，以改变半导体材料的电性能。掺杂过程是由硅的表面向体内作用的。目前，有两种掺杂方式：扩散和离子注入。10GDS D G SP-si扩散炉与氧化炉基本相同，只是将要掺入的杂质如P或B的源放入炉管内。扩散分为两步：STEP1 预淀积：将浓度很高的一种杂质元素P或B淀积在硅片表面。STEP2 推进：在高温、高压下，使硅片表面的杂质扩散到硅片内部。只要控制预淀积后硅片表面浅层的P原子浓度、扩散温度、扩散时间等三个因素就可以决定扩散深度及浓度。1112Fixed IonsDopant Ion from an acc

3、eleratorFinal Implanted Ion Location13eNppRxxN2max22)()( p pNmax0Rp深 度 X硼 原 子 数0XRp：平均浓度p：穿透深度的标准差Nmax=0.4NT/ pNT：单位面积注入的离子数，即离子注入剂量离子注入的分布有以下两个特点：1离子注入的分布曲线形状（Rp，p），只与离子的初始能量E0有关。并杂质浓度最大的地方不是在硅的表面，X0处，而是在XRp处。2离子注入最大值Nmax与注入剂量NT有关。 E0与NT都是可以控制的参数。因此，离子注入方法可以精确地控制掺杂区域的浓度及深度。14淀积工艺主要用于在硅片表面上淀积一层材料，如金

4、属铝、多晶硅及磷硅玻璃PSG等。1、金属化工艺 淀积铝也称为金属化工艺，它是在真空设备中进行的。在硅片的表面形成一层铝膜。2、淀积多晶硅淀积多晶硅一般采用化学汽相淀积（LPCVD）的方法。利用化学反应在硅片上生长多晶硅薄膜。适当控制压力、温度并引入反应的蒸汽，经过足够长的时间，便可在硅表面淀积一层高纯度的多晶硅。3、淀积PGS与淀积多晶硅相似，只是用不同的化学反应过程。1516Mask LayerLayer to be etchedApply Etchabc被刻蚀的有：抗蚀剂、半导体、绝缘体、金属等。光刻工艺是完成在整个硅片上进行开窗的工作。到目前为止所讨论的各基本半导体生产工艺，除淀积外都只

5、在到目前为止所讨论的各基本半导体生产工艺，除淀积外都只在硅片上被选中的局部面积上进行它们的选取是由光刻工艺硅片上被选中的局部面积上进行它们的选取是由光刻工艺来实现的光刻指的是将掩模版或计算机数据库中存放的图来实现的光刻指的是将掩模版或计算机数据库中存放的图像复制到硅片上的整个过程像复制到硅片上的整个过程光刻次数越多，表示工艺越复杂光刻次数越多，表示工艺越复杂光刻所能加工的线条越细，表示工艺水平越高光刻所能加工的线条越细，表示工艺水平越高 17光刻类似于照相。3个主要步骤：曝光、显影、刻蚀个主要步骤：曝光、显影、刻蚀3种设备和器材：光刻胶、掩模版和光刻机种设备和器材：光刻胶、掩模版和光刻机 掩膜

6、版和光刻胶： 掩膜版：亮版和暗版 光刻胶：正胶和负胶18wafermask光 源光刻过程如下：1涂光刻胶2掩膜对准3曝光4显影5刻蚀：采用干法刻蚀（Ery Eatching）6去胶：化学方法及干法去胶 (1)丙酮中，然后用无水乙醇 (2)发烟硝酸 (3)等离子体的干法刻蚀技术1920Start with a Silicon Wafer21Deposit a Layer of Silicon Dioxide22A “Mask” LayerWe want to create this patternon the silicon wafer23Spin a Photoresist Layer（光刻胶

7、）24涂胶Uniform UV Light Illumination25Uniform UV Light Illumination26曝光Uniform UV Light Illuminationpositive Photoresist（正性光刻胶）光照后形成可溶物质2728显影Next we develop the photoresist29刻蚀Then we remove the photoresist30去胶Next, we want to implant the dopant ions31Uniform Implantation of dopant ions3233Uniform Im

8、plantation of dopant ionsDiffusion at High Temperatures34Remove Silicon Dioxide3536Start with a Silicon Wafer373839404142Develop the pattern43After Etching44Remove the PhotoresistWe have a polysilicon region 45在集成电路制作好以后，为了防制外部杂质，如潮气、腐蚀性气体、灰尘侵入硅片，通常在硅片表面加上一层保护膜，称为钝化。目前，广泛采用的是氮化硅做保护膜。462022-3-947第4章

9、集成电路器件工艺CMOSCMOS是将是将NMOSNMOS器件和器件和PMOSPMOS器件同时制作在器件同时制作在同一硅衬底上。同一硅衬底上。三种以硅为衬底的制造三种以硅为衬底的制造CMOSCMOS ICIC的基本方法的基本方法：1 1）N N阱硅栅阱硅栅CMOSCMOS工艺；工艺；2 2）P P阱硅栅阱硅栅CMOSCMOS工艺；工艺；3 3）双阱硅栅）双阱硅栅CMOSCMOS工艺。工艺。1 1、硅片制备、硅片制备 在晶体生长过程中，掺入在晶体生长过程中，掺入n n型或型或p p型杂质以形成型杂质以形成n n或或p p型材料，晶型材料，晶片又叫作衬底，它是生产过程所要求的初始材料大多数衬底掺片又

10、叫作衬底，它是生产过程所要求的初始材料大多数衬底掺杂的浓度约为杂的浓度约为10101515杂质原子杂质原子cmcm3 3如果是如果是n n型衬底，对应的电阻率型衬底，对应的电阻率约为约为 3-5 3-5cmcm，如果是如果是p p型衬底，电阻率约为型衬底，电阻率约为14-1614-16cmcm2、前部工序、前部工序 Mask掩膜版 CHIP制版：图形的缩小和重复具体步骤如下：1生长二氧化硅： S i - 衬底 S i O22P阱光刻： 涂胶、掩膜对准、曝光、显影、刻蚀3去胶4掺杂：掺入B元素涂 胶 显 影 刻 蚀 去 胶 掺 杂光刻用掩膜1：P阱1、淀积氮化硅 2、光刻有源区 3、场区氧化 4

11、、去除有源区氮化硅及二氧化硅 5、生长栅氧 6、淀积多晶硅淀积氮化硅 光刻有源区 场区氧化去除氮化硅及二氧化硅 长栅氧 淀积多晶硅光刻用掩膜2：有源区 光刻多晶硅光刻用掩膜3：多晶硅1、P+区光刻2、离子注入硼+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。3、去胶 P + 区 光刻B +光刻用掩膜4：P+区1、N+区光刻2、离子注入磷+3、去胶 N+区光刻 N+ 光刻用掩膜5：N+区 光刻接触孔光刻用掩膜6：接触孔1、淀积铝 2、光刻铝 光刻铝ALPSG场氧Poly栅氧P+N+P 阱N 硅衬底光刻用掩膜7：铝引线chip circuitpad CHIP光刻用掩膜8：钝化孔各个器件在电学上相互隔离

12、用接触孔和互连材料将各个独立的器件连接起来接触和互连的基本工艺步骤为：1）为减小接触电阻，在需要互连的区域先进行高浓度掺杂2）淀积一层绝缘介质层3）通过光刻在该介质层上制作出接触窗口，称为欧姆接触孔；4）淀积互连材料膜（比如Al、Cu）5）光刻出互连线的图形中测打点后部封装 （在另外厂房）（1）背面减薄（2）切片（3）粘片（4）压焊：金丝球焊（5）切筋（6）整形（7）封装（8）沾锡：保证管脚的电学接触（9）老化（10）成测（11）打印、包装 划片金 丝劈加 热 压 焊什么是版图MOS器件的版图实现版图的设计规则利用L-EDIT进行版图绘制70根据逻辑与电路功能和性能要求以及工根据逻辑与电路功能

13、和性能要求以及工艺水平要求，设计光刻用的掩膜版图，艺水平要求，设计光刻用的掩膜版图，实现实现ICIC设计的最终输出。设计的最终输出。版图是一组相互套合的图形，各层版图版图是一组相互套合的图形，各层版图对应不同的工艺步骤，每一层版图用不对应不同的工艺步骤，每一层版图用不同的图案来表示。版图与所采用的制备同的图案来表示。版图与所采用的制备工艺紧密相关。工艺紧密相关。那些花花绿绿的是？阱P+、N+注入区有源区多晶硅金属连线过孔POLYMetal1contactMetal2不同的颜色图案表示不同的层次，工艺厂商按照图纸制造掩模版，掩模版的层数涉及工艺步数和成本。版图是电路图的反映，有两大组成部分：器件

14、MOS管电阻电容电感二极管三极管互连金属（第一层金属，第二层金属）通孔版图，就是按照规则画好器件，合适地摆放好器件，版图，就是按照规则画好器件，合适地摆放好器件，再用金属线适当地连接。再用金属线适当地连接。1: 1: P P 阱阱2: 2: 有源区有源区 3 3：硅栅：硅栅4: 4: P P + +注入注入5: 5: N N + +注入注入 6 6：引线孔：引线孔7: 7: 铝引线铝引线8: 8: 压焊块压焊块版图：制造集成电路时所用的掩模上的几何图形。版图：制造集成电路时所用的掩模上的几何图形。版图设计就是根据电子电路性能的要求和制造工艺的水版图设计就是根据电子电路性能的要求和制造工艺的水平

15、，按照一定的规则，设计出元件的图形并进行排列、平，按照一定的规则，设计出元件的图形并进行排列、互连，以设计出一套供互连，以设计出一套供ICIC制造工艺中使用的光刻掩膜版制造工艺中使用的光刻掩膜版的图形，称为版图或工艺复合图。的图形，称为版图或工艺复合图。版图设计是制造版图设计是制造ICIC的基本条件，版图设计是否合理对成的基本条件，版图设计是否合理对成品率、电路性能、可靠性影响很大，版图设计错了，就品率、电路性能、可靠性影响很大，版图设计错了，就一个电路也做不出来。若设计不合理，则电路性能和成一个电路也做不出来。若设计不合理，则电路性能和成品率将受到很大影响。版图设计必须与线路设计、工艺品率将

16、受到很大影响。版图设计必须与线路设计、工艺设计、工艺水平适应。版图设计者必须熟悉工艺条件、设计、工艺水平适应。版图设计者必须熟悉工艺条件、器件物理、电路原理以及测试方法。器件物理、电路原理以及测试方法。78 作为一位版图设计者，作为一位版图设计者，首先首先要熟悉工艺条件和器件要熟悉工艺条件和器件物理，才能确定晶体管的具体尺寸，铝连线的宽度、间物理，才能确定晶体管的具体尺寸，铝连线的宽度、间距、各次掩膜套刻精度等。距、各次掩膜套刻精度等。其次其次要对电路的工作原理有要对电路的工作原理有一定的了解，这样才能在版图设计中注意避免某些分布一定的了解，这样才能在版图设计中注意避免某些分布参量和寄生效应对

17、电路产生的影响。参量和寄生效应对电路产生的影响。同时同时还要熟悉调试还要熟悉调试方法，通过对样品性能的测试和显微镜观察，可分析出方法，通过对样品性能的测试和显微镜观察，可分析出工艺中的问题。也可通过工艺中的问题发现电路设计和工艺中的问题。也可通过工艺中的问题发现电路设计和版图设计不合理之处，帮助改版工作的进行。特别是测版图设计不合理之处，帮助改版工作的进行。特别是测试中发现某一参数的不合格，这往往与版图设计有关。试中发现某一参数的不合格，这往往与版图设计有关。 79有源区：包含源、栅、漏有源区：包含源、栅、漏栅极：多晶硅栅极：多晶硅P+P+或或N+N+掺杂：在有源区内掺杂：在有源区内NMOSN

18、MOS和和PMOSPMOS至少有一种管子要做在阱内至少有一种管子要做在阱内接触孔：源、栅、漏和金属导线连接处接触孔：源、栅、漏和金属导线连接处衬底必须接合适的电位。衬底必须接合适的电位。831. 阱做N阱和P阱封闭图形处，窗口注入形成P管和N管的衬底2. 有源区做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层3. 多晶硅做硅栅和多晶硅连线。封闭图形处，保留多晶硅 4. 有源区注入P+、N+区（select)。做源漏及阱或衬底连接区的注入5. 接触孔多晶硅，注入区和金属线1接触端子。6. 金属线1做金属连线，封闭图形处保留铝7. 通孔两层金属连线之间连接的端子8.

19、 金属线2做金属连线，封闭图形处保留铝 硅栅硅栅CMOS 版图和工艺的关系版图和工艺的关系84 1. 1. 有源区和场区是互补的，晶体管做在有源区处，金属和多晶连线多做在场区上。 2.2. 有源区和P+,N+注入区的关系：有源区即无场氧化层，在这区域中可做N型和P型各种晶体管，此区一次形成。 3.3. 至于以后何处是NMOS晶体管，何处是PMOS晶体管，要由P+注入区和N+注入区那次光刻决定。 4.4. 有源区的图形（与多晶硅交叠处除外）和P+注入区交集处即形成P+有源区， P+注入区比所交有源区要大些。须解释的问题：须解释的问题：855.5. 有源区的图形（与多晶硅交叠处除外）和N+注入区交

20、集处即形成N+有源区， N+注入区比所交有源区要大些。6.6. 两层半布线 金属，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。三层布线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。7.7. 三层半布线 金属1，金属2 ，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。四层线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。须解释的问题：须解释的问题：设计规则是电路设计者和工艺工程师之间的协议，设计规则是电路设计者和工艺工程师之间的协议，是保证正确制造出晶体管和各种连接的一套规则。

21、是保证正确制造出晶体管和各种连接的一套规则。制定目的：使芯片尺寸在尽可能小的前提下，避免制定目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率。题，尽可能地提高电路制备的成品率。 什么是版图设计规则什么是版图设计规则？考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。

22、87包括：包括：1 1）最小宽度；）最小宽度；2 2）最小间距；）最小间距；3 3）最小包围；）最小包围；4 4）最小延伸）最小延伸2022-3-9共85页88图解术语：图解术语：1 1）宽度；）宽度；2 2）间距；）间距；3 3）包围；）包围；4 4）延伸；）延伸； 5 5）重叠）重叠2022-3-9共85页892022-3-9共85页90Diff间距：两个扩散区之间的间距不仅取决于工艺上几何图形的分辨率，还取决于所形成的器件的物理参数。如果两个扩散区靠得太近，在工作时可能会连通，产生不希望出现的电流。poly：取决于工艺上几何图形的分辨率。 Al:铝生长在最不平坦的二氧化硅上， 因此，铝的宽度和间距都要大些，以免短路或断铝。 diff-poly：无关多晶硅与扩散区不能相互重叠，否则将产生寄生电容或寄生晶体管。91孔的大小：22diff、poly的包孔：1孔间距：1 92Alpoly 说明：接触孔的作用说明：接触孔的作用是将各种类型的半导体与是将各种类型的半导体与金属引线进行连接，这些金属引线进行连接，这些半导体材料包括半导体材料