实验19组合逻辑电路的设计

1、实验实验19 19 组合逻辑电路组合逻辑电路一、实验目的一、实验目的1、学习组合逻辑电路的分析和设计方法、学习组合逻辑电路的分析和设计方法2、通过对一些简单电路的设计，掌握组合逻辑电路、通过对一些简单电路的设计，掌握组合逻辑电路测试与验证方法。测试与验证方法。组合逻辑电路设计步骤组合逻辑电路设计步骤电路功能电路功能描述描述真值表真值表逻辑表逻辑表达式达式卡诺图、卡诺图、代数法代数法最简与或最简与或表达式表达式逻辑电逻辑电路图路图二、实验内容二、实验内容1、裁判表决系统、裁判表决系统A:主裁判主裁判B、C:副裁判副裁判0:不合格，不合格，1：合格：合格F:指示灯指示灯0:不合格，指示灯灭不合格，

2、指示灯灭1：合格，指示灯亮：合格，指示灯亮真值表真值表ABCF00000010010001101000101111011111=AC+AB =AC AB.逻辑电路图逻辑电路图&ABCF用与非门（用与非门（1片片74LS00)电路来实现电路来实现输入输入A、B、C， 输出输出F逻辑表达式逻辑表达式F=ABC+ABC+ABC完成表完成表191内容内容2、比较大小：、比较大小：L1(AB): AB用与非门（用与非门（2片片74LS00)电路来实现电路来实现输入输入A、B、A、B 输出输出L1、L2、L3BAL3L1&L2&数值比较器逻辑电路图数值比较器逻辑电路图3、代码转换电路：将四位、代码转换电路

3、：将四位BCD8421码码加上加上0011（十进制的（十进制的3） 即可转换成余三码。即可转换成余三码。 转换关系表见表转换关系表见表192。真值表真值表A4A3A3A3B4B3B2B1S4S3S2S10 0 0 0 0 0 0 10 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 1 1 0 1 0 00 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

4、 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 8421码码余三码余三码用四位全加器用四位全加器74LS283实现实现令四位二进制数为：令四位二进制数为：B4B3B2B1（00001001）；）；校正码为：校正码为：A4A3A2A1（0011）；）；余三码为余三码为：S4S3S2S174LS283（超前进位（超前进位4位加法器）位加法器）悬空悬空0每位的进位只由加数和被加数决每位的进位只由加数和被加数决定，而与低位的进位无关。定，而与低位的进位无关。 三、实验用集成块、仪器设备及电路连接三、实验用集成块、仪器设备及电路连接74LS00(2输入输入4门）门）74LS20(4输入输入2门）门）1、74LS283（超前进位（超前进位4位加法器）位加法器）悬空悬空02、 实验箱实验箱IC插座插座输入显示输入显示输出显示输出显示实验箱提供实验箱提供3、 注意事项注意事项1）裁判表决电路裁判表决电路中的输入中的输入A、B、C通过通过数据开关（数据开关（1、0）来来 实现。实现。2）实验电路中每片集成块）实验电路中每片集成块都必须接都必须接5V电源及接地电源及接地，注意不，注意不 要将二者接反。要将二者接反。3）逻辑门电路的输出端不能直接连