数字电子技术课程设计-数字秒表

1、数字电子技术课程设计报告课程设计（大作业）报告课程名称： 数字电子技术 设计题目： 数字秒表 院 系： 信息技术学院 班 级：设 计 者：学 号：指导教师： 张虹 设计时间： 2015.12.14-2015.12. 18信息技术学院昆明学院课程设计（大作业）任务书目 录一、设计目的 . 1二、设计要求和设计指标 . 1三、设计内容 . 13.1电子秒表工作原理 . 13.1.1总体设计 . 23.1.2 脉冲电路设计 . 23.1.3总清零控制电路 . 63.1.4时间计数单元 . 63.1.5分频电路 . 83.1.6码驱动及显示单元 . 93.1.7多功能数字秒表电路的组合 . 103.2

2、仿真结果与分析 . 123.2.1 时钟发生器的测试 . 123.2.2 计数、译码、显示单元的测试 . 133.2.3 整体测试 . 133.2.4 电子秒表准确度的测试 . 14四、本设计改进建议. 14五、总结 . 15六、主要参考文献 . 16数字电子技术课程设计报告一、设计目的1、学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示器等单元电路的综合应用。2、学习电子秒表的调试方法。3、秒表由五位七段LED显示器显示，其中一位显示“min”，四位显示“s”，其中显示分辨率为0.01s，计时范围为09分59秒99毫秒；具有清零、启动计时、暂停计时及继续计时等功能；控制

3、开关为两个；启动（继续）/暂停计时开关和复位开关。二、设计要求和设计指标制作一个数字秒表，将单个数字秒表组合设计成可以同时对多人进行计时的多人数字秒表。电子秒表的工作原理就是不断输出连续脉冲给加法计数器，而加法计数器通过译码器来显示它所记忆的脉冲周期个数。1.时钟发生器：利用石英震荡555定时器构成的多谐振荡器做时钟源,产生脉冲。2.记数器：对时钟信号进行记数并进位,百分之一秒和十分之一秒以及个位秒之间10进制,十位秒为六进制; 本设计采用可预置的十进制同步加法计数器74LS90构成电子秒表的计数单元。3.译码器：对脉冲记数进行译码输出到显示单元中。4.显示器：采用4片LED显示器把各位的数值

4、显示出来，是秒表最终的输出，共有四位，精确到百分之一秒；74LS48是BCD码到七段码的显示译码器。5.控制器：控制电路是对秒表的工作状态（记时开始/暂停）进行控制的单元。属低电平直接触发的触发器，有直接置位、复位的功能。三、设计内容3.1电子秒表工作原理元器件清单1数字电子技术课程设计报告表1 元器件清单3.1.1总体设计图1 总体工作流程图图 2单独模块工作流程图3.1.2 脉冲电路设计用 555 实现多谐振荡产生频率为100Hz的方波（即周期为0.01秒的方波）。 2数字电子技术课程设计报告图 3 555管脚图 图 4 555内部原理图（1）555电路的工作原理555电路的内部电路方框图

5、如图4所示。它含有两个电压比较器，一个基本 RS触发器，一个放电开关管 T，比较器的参考电压由三只5K Q的电阻器构成的分压器提供。它们分别使高电平比较器C1的同相输入端和低电平比较器C2的反相输入端的参考电平为2/3Vcc和上1/3Vcc。C1与C2的输出端控制RS触发器状态和放电管T的开关状态。当输入信号自6脚即高电平触发输入并超过参考电平2/3Vcc时，触发器复位，555的输出端3脚输出低电平，同时放电开关管T导通：当输入信号自2脚输入并低于1/3Vcc时，触发器置位，555的3脚输出高电平，同时放电开关管截止。4脚是复位端RD，当RD=0，555的3脚输出低电平。平时RD端开路或接Vc

6、c， 5脚Vco是控制电压端，平时输出2/3Vcc作为比较器C1的参考电平，当5脚外接一个输人电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.047f的电容器接地，起滤波作用，以消除外来的干扰，确保参考电平的稳定。T为放电管，当T导通时，将给接于脚7的电容器提供低阻值的放电通路。555定时器主要是与电阻、电容构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路，可方便地构成单稳态触发器，多谐振荡器，施密特触发器等脉冲产生或波形变换电路。（2）构成多谐振荡器3数字电子技术

7、课程设计报告如 图5（a）, 由555定时器和外接元件R1、R2、C1构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R2、R2向C1充电，以及C1通过R2向7脚放电端C1放电，其波形如 图5（b）所示。输出信号的时间参数是Ttw1十tw2， tw10.7(R1十R2)C1， tw20.7R2C1，555电路要求R1和R2均应大于或等于1K，但R1十R2应小于或等于3.3M。外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。因此这种形式的多谐振荡器应用很广。图5（a）

8、 555定时器构成多谐振荡器4数字电子技术课程设计报告图5（b） 555定时器构成多谐振荡器输出波形（3）组成占空比可调的多谐振荡器图6 555组成占空比可调的多谐振荡器电路如 图6，它比 图5所示电路增加了一个电位器和两个相同的二极管。D1、D2用来决定电容充、放电电流流经电阻的途径（充电时D1 导通，D2截止：放电时D2导通，D1截止）。占空比: Ptw1 / ( tw1十tw2) 0.7RAC1/0.7C1 (RA+RB) RA/(RA+RB) 可见，若取RA=RB。电路即可输出占空比为 50的方波信号。如图3-7是输出为占空比50的方波5数字电子技术课程设计报告图7 输出占空比为 50

9、的方波3.1.3总清零控制电路如图8 为电路的总清零控制电路，该电路在开关合上之后会输出低电平，作用于各个74LS90的MR端，实现异步清零功能；开关断开之后输出高电平，电路处于计时状态。总清零控制电路便于实现电路的总的清零控制，同时也对时钟脉冲起到控制作用。图8 电路的总清零控制电路3.1.4时间计数单元记数器74160、74ls192、74LS90等都能实现十进制记数，本设计采用十进制加法计数器74LS90构成电子秒表的计数单元。计数器1及计数器2接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.10.9秒计时，计数器2及计数器3也接成8421码十进制形

10、式，计数器3和计数4接成60进制的形式，实现秒对分的进位。计数器2及计数器3也接成8421码十进制形式。集成异步计数器74LS90简介74LS90计数器是一种中规模二一五进制计数器，管脚引线如图，功能表如表1所示。 6数字电子技术课程设计报告表2 74ls90功能表A 将输出QA与输入B相接，构成8421BCD码计数器；B 将输出QD与输入A相接，构成5421BCD码计数器；C 表中H为高电平、L为低电平、为不定状态。74LS90逻辑电路图如图3.6-1所示，它由四个主从JK触发器和一些附加门电路组成，整个电路可分两部分，其中FA触发器构成一位二进制计数器；FD、FC、FB构成异步五进制计数器

11、，在74LS90计数器电路中，设有专用置“0”端R1、R2和置位（置“9”）端S1、S2。74LS90具有如下的五种基本工作方式：（1）五分频：即由FD、FC、和FB组成的异步五进制计数器工作方式。 7数字电子技术课程设计报告（2）十分频（8421码）：将QA与CK2联接，可构成8421码十分频电路。 （3）六分频：在十分频（8421码）的基础上，将QB端接R1，QC端接R2。其计数顺序为000101，当第六个脉冲作用后，出现状态QCQBQA=110，利用QBQC=11反馈到R1和R2的方式使电路置“0”。（4） 九分频：QAR1、QDR2，构成原理同六分频。（5）十分频（5421码）：将五进

12、制计数器的输出端QD接二进制计数器的脉冲输入端CK1，即可构成5421码十分频工作方式。此外，据功能表可知，构成上述五种工作方式时，S1、S2端最少应有一端接地；构成五分频和十分频时，R1、R2端亦必须有一端接地。图9 74ls90引脚示意图3.1.5分频电路通常，由555构成的多谢振荡器输出频率是100Hz的，是比较高，为了得到 10Hz、1Hz、0.1Hz的秒信号输入，需要对振荡器的输出信号进行分频。 须设计三个十进制计数器 ，对频率为 100Hz 的时钟脉冲进行十分频得到10Hz，再对频率为 10Hz 的时钟脉冲进行十分频得到1Hz，对频率为 1Hz 的时钟脉冲进行十分频得到0.1Hz。

13、一个单独的模块有四个74LS90组成，四块分别控制四位，在最低位的74LS90的进位输出端 RCO（进位时输出有效为高电平）取得周期为 0.1S 的矩形脉冲，作为记录十分之一秒位的使能端控制位，从而使得每十个100Hz的脉冲到来后十分之一位加一。以此内推，由十分之一秒位 可以控制秒位，由秒位控制十位。 用集成74ls90 为可预置的十进制同步计数器实现，电路图如下：8数字电子技术课程设计报告如 图10是 74LS90构成十进制计数器图10 74LS90构成十进制计数器如图11是 74LS90构成0.1秒位、1秒位、十秒位计数器图11 74LS90构成0.1秒位、1秒位、十秒位计数器3.1.6码

14、驱动及显示单元计数器实现了对时间的累计以 8421BCD码形式输出，用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流。译码显示单元:本部分由74ls48译码器和七段显示共阴极数码管构成。在其引脚当中A、B、C、D为BCD码输入端，QA、QB、QC、QD、QE、QF、QG为译码输出端，输出“1”有效，用来驱动LED数码管。电路如 图12：9数字电子技术课程设计报告图12 由74ls48译码器和七段显示共阴极数码管构成的译码电路3.1.7多功能数字秒表电路的组合1. 由计数、分频、译码组成的电路，如 图13所示。该电路组成之后，就可以进行0：00到9：99的循环显示过

15、程。各显示器从左到右依次对应的是十秒位、秒位、十分之一秒位。图13 由计数、分频、译码组成的电路2. 一个单独的电子秒表电路如 图14 是单独的电子秒表电路 。该电路可以实现单个电子秒表计数，可实现显示器全部清零、开始计时功能。其中，为了防止现实中实物制作后，按键会出现抖动的 10数字电子技术课程设计报告情况，在时钟发生器开始按键后接一个触发器防止出现抖动的情况。闭合时钟发生器开关，触发器输出低电平，使时钟发生器不能够产生脉冲，计数停止；断开时钟发生器开关，触发器输出高电平，使时钟发生器能够产生脉冲，计数开始，由此可以实现电路中的计数总的控制。该电路可以实现单个电子秒表计数，因此可以测量一个运

16、动员的成绩。图14 单独的电子秒表电路3. 多功能数字秒表完整图为了实现同时记住两名运动员的短跑成绩，因此电路中需要设计出记录两个单独的计数电路，可以将一个单独的计数电路经过修改之后与时钟发生器相连接，其中脉冲和清零是总的控制电路，可实现电路中全部计数器的控制，而不影响电路的单独控制。为了单独控制一个单独的电路，在每个单独的电路的脉冲输入端接一个开关，用以控制一个运动员的计时控制。在电路需要实现两个运动员的计时，只需将相应的开关断开和闭合。如 图4-15是多功能数字秒表完整图。11数字电子技术课程设计报告图15 多功能数字秒表完整图3.2仿真结果与分析3.2.1 时钟发生器的测试用示波器观察时

17、钟输出电压波形并测量其频率，调节RW1，使输出波形频率为100Hz（周期为10ms），若无波形输出，检查555定时器。 如 图5-1是时钟发生器输出的周期为10ms的方波。12数字电子技术课程设计报告图16 时钟发生器输出的周期为10ms的方波3.2.2 计数、译码、显示单元的测试测量计数器功能和分频器功能，看输出频率是否为10倍关系，各段测量显示管的功能是否正常。如 图5-2 是0.1秒、1秒、10秒对应的输入信号波形。图17 0.01秒、0.1秒、1秒、10秒对应的输入信号波形3.2.3 整体测试先按按钮清零开关，此时电子秒表不工作，再按一下清零开关，则计数器清零后变开始计时，观察数码管显

18、示计数情况是否正常。如不需要计时或暂停时，按一下开关脉冲开关，立即会出现暂停状态。如果希望单独的显示器暂停计时，就把相对应的暂停开关断开。然后再对单独的每一个计数单元进行测试，在各个时间段分别断开各个单独的计时开关，模拟现实中的对2个运动员的成绩计时，仿真如图18所示。13数字电子技术课程设计报告图18 多功能数字秒表的综合仿真3.2.4 电子秒表准确度的测试利用电子钟或手表的计时对电子秒表进行校准，若时间不准，调节RW1，使误差在0.01s之内。四、本设计改进建议由于对proteus软件不太熟悉，在画电路时布线有些凌乱，不容易轻易识别、一目了然；其次因为使用了555定时器，而它的工作频率在1

19、MHz以内，而实验所用的的频率恰好为1MHz，会产生误差0.1s左右，为了实验更准确，我们最终换用了系统标准的频率输入信号。由于控制电路的连接的不是很规范，有时候达不到控制开关的作用，会出现一些误差，还有各个元器件的选择可能不是太合理，没有完全实现数字秒表的所有功能，如清零的因为最后不能实现做了删除，这也是这个课程设计中的一大缺憾。总的来说，这次课设我还是学到很多东西的。通过这次对数字秒表的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字秒表的原理与设计理念。在此次的数字秒表设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具14数字电子技术课程设计报告体的使用方法。通过这次课程设计学习，我们对许多电路都有了了解，也加深了我对Proteus软件的使用。五、总结这次通过尝试制作了一个数字秒表的数字课程设计的作业，我又学到了许多关于数字电路的知识。虽然这个课程设计很难，但是当我做出来之后我还是感觉很高兴的。总的来说这次课程设计不是很好做的，最开始的时候经过我个人的思考发现，如果用数字电路的知识是很难完成的，因为数电做的话用的芯片会很多。最终，我还是决定用数电知识做，因为这毕竟是数字电路课程设计，理所当然应该用数电做。下定决心之后，我就专心用数电做。经过