组成原理课程设计报告--4PPM码解码器设计与实现

1、精选优质文档-倾情为你奉上目 录专心-专注-专业第1章 总体设计方案1.1 设计原理4PPM码（0001 0010 0100 1000）经过解码后变成二进制数字序列（11 10 01 00）。用移位寄存器来实现4PPM码串行输入，用相应的逻辑门电路实现4-2编码器，以及用改进的移位寄存器二进制序列串行输出，同时加上相应的时钟控制，通过这四部分组成4PPM码解码器，实现4PPM码到二进制序列的解码。1.2 设计思路4ppm码解码器的设计主要包含如下4个部分：移位寄存器；计数器；4-2编码器；串行输入并行输出转换器。在4个部分中分别设计实现相应功能的器件，包括逻辑门、D触发器、时钟信号等。在连接具

2、体电路时配合相应脉冲和门电路以达到预期效果。4ppm码解码器的底层、顶层的设计都采用原理图设计输入方式，经编译、调试后形成4ppm.bit文件并下载到XCV200可编程逻辑芯片中，经硬件测试验证设计的正确性。1.3 设计环境（1）EDA环境Xilinx foundation f3.1设计软件Xilinx Foundation F31是Xilinx公司主要的可编程器件开发工具，它可用来开发Xilinx公司的Spartan，Virtex，XC3000，XC4000， XC5200系列的FPGA芯片和XC9500系列的CPLD芯片。该平台功能强大，主要用于百万逻辑门级的设计和1Gbs的高速通信内核的

3、设计。利用该系统可完成从设计构想到比特流下载的全部过程。该平台以工程管理器为主界面，同时集成了Xilinx公司以及其他公司的一些优秀软件。 设计入口工具包括原理图编辑器、有限状态机编辑器、硬件描述语言（HDL）编辑器、LogiBLOX模块生成器、Xilinx内核生成器等软件。其功能是：接收各种图形或文字的设计输入，并最终生成网络表文件。设计实现工具包括流程引擎、限制编辑器、基片规划器、FPGA编辑器、FPGA写入器等软件。设计实现工具用于将网络表转化为配置比特流，并下载到器件。设计验证工具包括功能和时序仿真器、静态时序分析器等，可用来对设计中的逻辑关系及输出结果进行检验，并详尽分析各个时序限制

4、的满足情况。（2）硬件环境伟福COP2000型计算机组成原理实验仪COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成实验平台上有寄存器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄存器、指令寄存器、微程序控制器、组合逻辑控制器、扩展座、总线插孔区、微动开关/指示灯、逻辑笔、脉冲源、20个按键、字符式LCD、RS232口。COP2000计算机组成原理实验系统各单元部件都以计算机结构模型布局，清晰明了，系统在实验时即使不借助PC 机，也可实时监控数据流状态及正确与否, 实验系统的软

5、硬件对用户的实验设计具有完全的开放特性，系统提供了微程序控制器和组合逻辑控制器两种控制器方式， 系统还支持手动方式、联机方式、模拟方式三种工作方式，系统具备完善的寻址方式、指令系统和强大的模拟调试功能。第2章 详细设计方案2.1 总体方案的设计与实现顶层方案图是实现4PPM码解码功能，采用原理图设计输入方式完成，电路实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后，把输入和输出信号安排到XCV200指定的引脚上去，实现芯片的引脚锁定。2.1.1总体方案的逻辑图顶层图形文件的设计实体主要由一个移位寄存器串行输入端，一个数据清零端CLR和一个脉冲控制端CLK，一个二进制序列串行输出端组

6、装而成的一个完整的设计实体。编码过程中采用并行解码，输出时又通过转换器转换成串行输出。4PPM码解码器的设计采用自顶向下的设计思路和自底向上的实现思想。4PPM码解码器作为顶层模块，可利用Xilinx foundation f3.1中的器件来实现，顶层图形文件结构如图2.1所示：图2.1 PPM码解码器整体设计框图2.1.2器件的选择与引脚锁定如图2.1所示的电路图形文件中的输入/输出信号安排到Xlinx XCV200芯片指定的引脚上去，实现芯片的引脚锁定，各信号及Xlinx XCV200芯片引脚对应关系如表2.1所示。表2.1 信号和芯片引脚对应关系元件符号中的输入/输出信号XCV200芯片

7、引脚CLKP213CLRP94INP95OUTP147图形文件中的输入/输出信号安排到Xlinx XCV200芯片指定的引脚上去，实现芯片的引脚锁定，各信号及Xlinx XCV200芯片引脚对应关系如表2.1所示。2.2 功能模块的设计与实现4PPM码解码器的整体设计包含移位寄存器模块、计数器模块、4-2编码电路模块、以及并串转换模块，设计时这四个模块用逻辑门电路以及触发器实现。2.2.1 移位寄存器模块的设计与实现2.2.1.1 功能描述移位寄存器要实现功能是在每个时钟上升沿到达的时候将串行输入的二进制数读入到D触发器中，并实现移位寄存，最后实现并行输出。2.2.1.2 电路图使用串联的4个

8、D触发器实现，在每个时钟信号的上升沿到达时D触发器读入数据，并将原有数据向后一个D触发器移位寄存，最后串行输出，以备后面的计数器采集读入的数据。具体设计原理图如图2.2所示：图2.2 移位寄存器模块2.2.1.3 功能仿真根据电路原理，设置了仿真实验数据如表2.3所示，若电路设计符合要求，则应得到表中所示的输出结果。表2.3 仿真输入信号及理想的输出结果输入信号输出信号CLKINABCD11000001000001011001001000001000001 图2.4 输入模块仿真结果图仿真图说明：如图2.4所示，在周期为500ns的时钟信号下，我们输入信号为1001 000，D触发器在每个时钟

9、上升沿到达时读入当前输入信号，并将原有的数据移交给下一个D触发器，期望得到的理想输出与仿真结果一致，所以电路设计符合要求。2.2.2 计数器模块的设计与实现2.2.2.1 功能描述计数器模块主要功能是控制每经过4个脉冲信号产生一个脉冲使4个D触发器中的有效信号同时输出。在此模块中还设置了一个清零信号端，使解码器在解码过程中能够实现清零复位功能。2.2.2.2 电路图电路的上半部分是有逻辑门和带清零端的芯片组合搭建而成，其功能是每接收到4个时钟上升沿时产生一个高电平信号传送给下半部分的4个D触发器，使触发器中的有效信号同时输出。CLR为清零复位控制信号，当置为高电平时，整个模块将不能工作，并将所

10、有输出置为零，当其置为低电平时，模块正常工作。此处采集的M0、N0信号是为后面的串行/并行转换电路做准备。具体电路如图2.5所示：图2.5 计数器模块内部电路2.2.2.3 功能仿真根据电路原理，设置了仿真实验数据如表2.3所示，若电路设计符合要求，则应得到表中所示的输出结果。表2.3 仿真实验数据和理想的输出结果输入信号输出信号CLKCLRA0B0C0D0A1B1C1D11 -0000010011001000100010图2.7计数器模块仿真结果仿真图说明：如仿真结果波形图所示，当CLR置为0时，随着时钟信号的变化，每四个时钟信号过后，4个D触发器获得有效信号，将输入信号同时在输出端输出。期

11、望得到的理想输出与仿真结果一致，所以电路设计符合要求。2.2.3 4-2编码电路模块的设计与实现2.2.3.1 功能描述此模块功能类似于我们大家所熟知的3-8译码器。即将四位的输入信号转换成为两位的二进制输出信号。2.2.3.2 电路图图2.8 4-2编码电路模块逻辑电路2.2.3.3 功能仿真根据电路原理，设置了仿真实验数据如表2.3所示，若电路设计符合要求，则应得到表中所示的输出结果。表2.3 仿真结果输入信号输出信号CLKCLRINY1Y21 00100 10000010 00010 01 11 00 1图2.7计数器模块仿真结果仿真图说明：如仿真结果波形图所示，将输入信号置为0001

12、0010 0100 1000时，得到的输出信号分别为00 10 01 11.。期望得到的理想输出与仿真结果一致，所以电路设计符合要求。2.2.4 并串转换模块的设计与实现2.2.4.1 功能描述此模块将根据M、N输入的信号来控制输出，是输出端按顺序每两个时钟周期依次输出Y1和Y2.。2.2.4.2 电路图通过逻辑门的组合，实现了4位信号转为2位二进制信号的转换。图2.11 并串转换模块逻辑电路2.2.4.3 功能仿真根据电路原理，设置了仿真实验数据如表2.3所示，若电路设计符合要求，则应得到表中所示的输出结果。表2.3 仿真结果输入信号输出信号MNY01Y02OUT10010000110101

13、011011图2.13并串转换模块仿真结果仿真图说明： 如仿真结果波形图所示，将输入信号置为1001 0001 0101 1101时，得到的输出信号分别为0 1 0 1.。期望得到的理想输出与仿真结果一致，所以电路设计符合要求。2.3 仿真调试仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真，对最后结果进行校验。按照任务书中提供的实验数据作为仿真的输入信号，功能仿真波形结果如图2.14 所示。与任务书中要求的结果进行对比，可以看出功能仿真结果是正确的，进而说明电路设计的正确性。则可以进行下一步综合，并且下载到COP2000计算机组成原理集成调试实

14、验台上了。图2.14 功能仿真波形结果图仿真的结果如下表2.3所示：表2.3 仿真结果输入信号输出信号CLKCLRINOUT1 -000001010001000101000000000111第3章 编程下载与硬件测试3.1 编程下载利用COP2000仿真软件的编程下载功能，将得到4P.bit文件下载到XCV200实验板的XCV200可编程逻辑芯片中。3.2 硬件测试及结果分析利用XCV200实验板进行硬件功能测试。定点原码一位除法器的输入数据通过XCV200实验板的输入开关实现，输出数据通过XCV200实验板的LED指示灯实现，其对应关系如表3.1所示。 表3.1 XCV200实验板信号对应关

15、系元件符号中的输入/输出信号XCV200芯片引脚CLKP213CLRP94INP95OUTP147利用表2.2中的输入参数作为输入数据，逐个测试输出结果，即用XCV200实验板的开关K0输入数据，同时观察A7显示结果，得到如图3.1及表3.2所示的硬件测试结果。先对计数器清零，使CLR有效。然后依次输入0001 0010 0100 1000，看信号灯的状态，信号灯分别对应显示11 10 01 00，与实验要求相符实验成功。参考文献1 李景华. 可编程程逻辑器件与EDA技术M.北京：东北大学出版社，20012 范延滨.微型计算机系统原理、接口与EDA设计技术M.北京：北京邮电大学出版社，2006

16、3 王爱英.计算机组成与结构(第4版)M.北京：清华大学出版社，20064 王冠.Verilog HDL与数字电路设计M.北京：机械工业出版社，20055 江国强.EAD技术习题与实验M.北京：电子工业出版社，20056 杜建国.Verilog HDL硬件描述语言M.北京：国防工业出版社，2004附 录课程设计总结：经过此次课设设计的训练，我进一步的体验到了计算机内部结构设计的奇妙之处，对这门学科有了跟进一步的了解也产生了更加浓厚的兴趣。刚刚拿到课设题的时候，由于对一些芯片了解不够，不确定到底应该选用哪些芯片的组合来实现这一电路。后来经过查找资料，对各种芯片都有了较全面深刻的了解之后，根据任务书的要求，圈定了几种可能的组合，然后通过更加深刻的对比，选用了我认为最合适又是最简单的那种组合。我认为，对于一种芯片的了解，我应该知道这种芯片能够实现的功能，各个引脚的作用，并且了解该中芯片显著的优点和不足，这样才能使我们在选择的过程中正确的分析，做合理的选择，至于芯片内部的电路结构，只针对应用的话我们可以不作要求，因为芯片内部的电路复杂，而对我们挑选使用芯片的帮助也不大