洗衣机-verilog

1、实 验 报 告实验课程名称 数字逻辑系统设计 实验工程名称 基于FGPA的洗衣机自动控制程序年 级 2021级 专 业 集成电路工程 学生姓名 张少雄 学 号 2021020758 理 学 院实验时间：2012年06月03日数字逻辑系统设计贵州大学理学院 11级集成电路工程 张少雄 学号2021020758实验名称：基于FGPA的洗衣机自动控制程序实验要求：使用Verilog HDL或VHDL语言编程实现全自动洗衣机根本功能实验仪器：FPGA集成实验箱实验时间：2012年5月28日至2012年5月30日实验地点：博学楼513S实验步骤：一、分析实验要求，确定程序设计思路根据实验要求及实验条件，

2、将程序分为两个模块：100Hz脉冲产生模块和自动洗涤控制模块。1、100Hz脉冲产生模块FPGA集成实验箱内提供40MHz的时钟脉冲，而实验要求实现精度为秒的计时，固根据程序简化原那么，在不影响用户使用体验的前提下，将自动洗涤控制模块输入时钟调整为100Hz。2、自动洗涤控制模块标准洗涤可分为如下几步：1待机：等待用户按下“开始启动洗涤程序。2注水：正式进入洗涤进程，等待水位到达预设值。3洗涤：加满水后，电机开始按“正转-暂停-反转-暂停循环转动，持续时间为预设 值。4排水：洗涤结束后，自动排水。5甩干：脏水排干后，自动进行甩干。6第二到第五步重复三次，洗涤进程结束并通知用户。结合以上分析，本

3、实验采用状态机来实现洗涤步骤。共分为五个状态：await待机、pump注水、wash洗涤、drain排水、spin甩干。二、模块端口及参数设置1、100Hz脉冲产生模块端口及参数输入：clki -本实验为40MHz晶振输出：clko -为自动洗涤控制模块提供100Hz时钟参数：out -为reg型变量，通过always块记数赋值实现分频2、自动洗涤控制模块输入：clk -100Hz时钟 rst -复位 startk -启动开关 wlh -高水位开关，表示注水满 wll -低水位开关，表示排水结束输出：pumpk -注水开关 wfk, wrk-电机正转与反转开关 draink -排水开关 spi

4、nk-甩干开关 alartk -警报器，通知用户洗涤完毕参数：state-为reg型变量，为五种状态赋值独热码 t，t1，t2，tt -为reg型变量，分别为洗涤总时间、电机转动时间、甩干时间、洗涤 次数3、顶层模块输入、输出与自动洗涤控制模块相同。参数：clklnk-为wire型变量，用于连接100Hz脉冲产生模块输出clko与自动洗涤控制模块 输入clk三、确定各状态的程序结构1、await状态：if(startk) 进入pump状态 else begin 为各项参数及输出量赋初值 end 2、pump状态：if(wlh) 进入wash状态 elseif(tt=3) 返回await状态并将

5、alartk翻开else 停留在pump状态并将pumpk翻开3、wash状态：if(t5分钟) 进入排水状态else begin 停留在wash状态并关闭pumpk 总时间t开始计数 if(t10)&(t123s)&(t143s) 电机反转 else 电机停转 end 4、drain状态：if(wll) 进入甩干状态else 停留在drain状态 将draink翻开 电机关停 t，t1置零5、spin状态：if(t2) t2开始计数并将spink翻开 else t2置初值60s 洗涤次数tt+1 关闭spink及draink 返回pump状态四、完整程序代码1、顶层模块includecont

6、rol.vincludefenpin.vmodule washmachine(clk,rst,startk,wlh,wll,pumpk,wrk,wfk,draink,spink,alartk);input clk,rst,startk,wlh,wll;output pumpk,wrk,wfk,draink,spink,alartk;wire clklnk; /实现control模块的输入clk与fenpin模块的输出clko的连接control c1(clklnk,rst,startk,wlh,wll,pumpk,wrk,wfk,draink,spink,alartk);fenpin f1(c

7、lk,clklnk);endmodule顶层模块示意图2、100Hz分频模块module fenpin(clki,clko);input clki;output clko;reg clko;reg 31:0 out;initial clko=0;always(posedge clki)if(out=200000) begin clko=!clko; /假设out加到200k，那么clko反转，每个脉冲周期为400K，输出100Hz out=0; endelse out=out+1;endmodule100Hz分频模块仿真波形100Hz分频模块RTL视图3、自动洗涤控制模块module cont

8、rol(clk,rst,startk,wlh,wll,pumpk,wrk,wfk,draink,spink,alartk);input clk,rst,startk,wlh,wll;output pumpk,wrk,wfk,draink,spink,alartk;reg4:0 state;reg pumpk,wrk,wfk,draink,spink,alartk;reg31:0 t,t1,t2,tt;parameterawait=5b10000,pump=5b01000,wash=5b00100,drain=5b00010,spin=5b00001;/-状态独热码-always (posedg

9、e clk) if(rst) begin state=await; t=0; t1=0; t2=6000; tt=0; pumpk=0; wrk=0; wfk=0; draink=0; spink=0; alartk=0; end /-复位状态-elsecase(state) await: if(startk) state=pump; /假设startk=1那么进入注水状态 else begin state=await; /否那么停留在待机状态 t=0; t1=0; t2=6000; tt=0; wrk=0; wfk=0; draink=0; spink=0; pumpk=0; end /-待

10、机状态- pump: if(wlh) state=wash; /假设高水位开关wlh=1那么进入洗涤状态 else if(tt=3) begin state=await; /假设洗涤次数tt=3那么返回待机状态并翻开报警 alartk=1; end else begin state=pump; /否那么停留在pump状态 pumpk30000) state5分钟那么进入排水状态 else begin state=wash; /否那么停留在洗涤状态 pumpk=0; /关闭注水开关 t=t+1; /总时间计数 t14600) t10)&(t12000) /头20s正转 begin wfk2300

11、)&(t14300) /中间20s反转 begin wrk=1; end else /中间3s和最后3s电机停 begin wfk=0; wrk=0; end end /-洗涤状态- drain: if(wll) /假设低水位开关wll=1那么进入甩干状态 state=spin; else begin state=drain; /否那么停留在排水状态 draink=1; /排水开关翻开 wfk=0; /电机关闭 wrk=0; t=0; /时间重置 t1=0; end/-排水状态- spin: if(t2) begin t2=t2-1; /假设t20那么t2自减，甩干开关翻开 spink=1; end else begin t2=6000; /假设t2=0那么重置甩干时间 tt=tt+1; /洗涤次数加1 s