电子科技大学计组期末总复习

1、计算机组成原理总复习计算机组成原理总复习1、计算机的性能指标、计算机的性能指标基本字长、存储容量、运算速度、基本字长、存储容量、运算速度、数据传输率数据传输率2、信息的表示、信息的表示数据信息的表示、指令信息的表示数据信息的表示、指令信息的表示主要内容：主要内容：3、CPU（1）逻辑组成）逻辑组成寄存器传送级：寄存器传送级：微操作控制级：微操作控制级：各类指令的流程各类指令的流程微命令序列微命令序列寄存器、寄存器、ALU设置，数据通路结构设置，数据通路结构（2）工作机制）工作机制指令的执指令的执行过程行过程微命令序列微命令序列微命令产生方式微命令产生方式时序控制方式：时序控制方式：组合逻辑控制

2、组合逻辑控制微程序控制微程序控制同步控制同步控制4、常用运算方法规则、常用运算方法规则 原码、补码一位乘法，原码、补码不恢复余数原码、补码一位乘法，原码、补码不恢复余数除法，浮点运算法除法，浮点运算法（1）基本概念）基本概念（2）半导体存储器的逻辑设计）半导体存储器的逻辑设计芯片地址分配、片选逻辑、框图芯片地址分配、片选逻辑、框图5、存储器、存储器6、总线、总线（1）基本概念）基本概念（2）系统总线：信号组成，时序控制方式）系统总线：信号组成，时序控制方式7、接口、接口（1）I/O传送的控制机制传送的控制机制中断：基本概念、中断控制器与接口、中断过程中断：基本概念、中断控制器与接口、中断过程（

3、2）接口设计）接口设计接口组成、拟定命令字和状态字格式、扩展中断源接口组成、拟定命令字和状态字格式、扩展中断源8、常用外设原理、常用外设原理（1）CRTCRT显示器：显示器：VRAMVRAM与屏幕显示的对应关系与屏幕显示的对应关系（VRAMVRAM内容和容量、地址组织、信息转换、同步内容和容量、地址组织、信息转换、同步计数器的设置）计数器的设置）DMADMA：基本概念、：基本概念、DMADMA控制器与接口、控制器与接口、 DMADMA过程过程（2）键盘：硬件扫描、软件扫描原理）键盘：硬件扫描、软件扫描原理（3）磁盘：信息分布与寻址信息、）磁盘：信息分布与寻址信息、调用过程调用过程（DMADMA

4、方式）、速度指标和容量指标方式）、速度指标和容量指标第一部分第一部分 CPUCPU组织组织1.1 性能指标性能指标1、存储容量、存储容量注意地址位数与主存容量的对应关系。注意地址位数与主存容量的对应关系。2、运算速度、运算速度（1） CPU时钟周期时钟周期 CPU完成一步操作所需时间（完成一步操作所需时间（ns）。）。（2） CPUCPU时钟频率（时钟频率（MHzMHz、GHzGHz）即即CPUCPU主频，等于每秒时钟周期数。主频，等于每秒时钟周期数。（3）CPICPI每条指令时钟周期数。每条指令时钟周期数。CPI=CPI=程序所需时钟周期数程序所需时钟周期数程序所含指令数程序所含指令数（4）

5、 CPU执行时间执行时间执行一段程序所用执行一段程序所用CPU时间。时间。=CPU时钟周期时钟周期CPU时钟周期数时钟周期数（5）每秒平均执行的指令条数（）每秒平均执行的指令条数（MIPS每秒百每秒百万条指令万条指令）MIPS=程序所含指令数程序所含指令数程序执行时间程序执行时间 = =主频主频CPI（6）每秒执行的浮点指令数（每秒执行的浮点指令数（MFLOPSMFLOPS）MFLOPS=MFLOPS=程序所含浮点操作次数程序所含浮点操作次数程序执行时间程序执行时间（7）外频外频CPUCPU外部的时钟频率（系统时钟频率）外部的时钟频率（系统时钟频率） 总线位数总线位数总线时钟频率总线时钟频率

6、8 8总线周期时钟数总线周期时钟数 注意总线时钟频率与总线频率的区别：注意总线时钟频率与总线频率的区别：总线时钟频率：总线每秒的时钟数。总线时钟频率：总线每秒的时钟数。总线频率：总线每秒的传送次数（每秒总线频率：总线每秒的传送次数（每秒总线周期数）。总线周期数）。总线带宽总线带宽= =3、数据传输率数据传输率（B/SB/S）总线单位时间传送的数据量总线单位时间传送的数据量（字节数（字节数/总线周期总线周期总线周期数总线周期数/秒）秒）1.2 数据信息的表示数据信息的表示表示数据的大小：二进制、八进制、十六进制、二二进制、八进制、十六进制、二-十进制十进制表示数据的符号：原码、补码、反码原码、补

7、码、反码表示小数点：定点、浮点定点、浮点1、 定点表示法定点表示法无符号数无符号数定点整数定点整数定点小数定点小数00000000 11111111 （0） （255）11111111 01111111原原原原（-127） （127）补补10000000 01111111补补（-128） （127）1.1111111 0.1111111原原原原-(1-2-7) (1-2-7)1.0000000 0.1111111补补补补 （-1） (1-2-7)类型类型 E E浮点数真值：浮点数真值：N = + R N = + R M M 阶码阶码E Ef E E1 E Em M Mf M M1 M Mn浮点

8、数机器格式：浮点数机器格式：尾数尾数阶符阶符数符数符R R：阶码底，隐含约定。：阶码底，隐含约定。E E：阶码，为定点整数，补码或移码表示。：阶码，为定点整数，补码或移码表示。 其其位数位数决定决定数值范围数值范围； 阶符阶符表示表示数的大小数的大小。M M：尾数，为定点小数，原码或补码表示。：尾数，为定点小数，原码或补码表示。 其其位数位数决定决定数的精度数的精度； 数符数符表示表示数的正负数的正负。尾数规格化：尾数规格化：1/21/2 M M 1 1最高有效位绝对值为最高有效位绝对值为12、 浮点表示法浮点表示法（1）格式格式（2） 浮点表示范围浮点表示范围阶符阶符1 1位，阶码位，阶码m

9、位，补码表示，以位，补码表示，以2 2为底；为底；数符数符1 1位，尾数位，尾数n位，补码表示，规格化。位，补码表示，规格化。最小浮点数最小浮点数：最大浮点数最大浮点数：最小浮点正数最小浮点正数：阶码为最大数：阶码为最大数： 2 -1m尾数为绝对值最大的负数：尾数为绝对值最大的负数：-1尾数为最大数：尾数为最大数：阶码为最大数：阶码为最大数：2 -1m1-2-n阶码为最小数：阶码为最小数：-2 m尾数为最小正数：尾数为最小正数：2-1-2 2m-1 2 （1-2-n） 2m-1 2 2-1 -2m例、十进制数例、十进制数5的短实数的短实数IEEE754代码为（代码为（ ）。）。A. 01000

10、000101000000000000000000000B. 11000000101000000000000000000000C. 01100000101000000000000000000000D. 11000000101100000000000000000000（3）IEEE754标准标准 符号位符号位 阶码阶码 尾数尾数 总位数总位数 数值数值短实数短实数 1 8 23 321 8 23 32长实数长实数 1 11 52 64 1 11 52 64 临时实数临时实数 1 15 64 80 1 15 64 80 s为为0表示正数表示正数; s为为1表示负数。表示负数。短实数短实数e为为125

11、4（8位位），），=真值真值+127；M为为23位，位，1.隐藏隐藏。长实数长实数e为为12046（11位位），）， =真值真值+1023；M为为52位。位。（-1） 1.M 2se- -127（-1） 1.M 2se- -10231.3 CPU逻辑组成（模型机）逻辑组成（模型机）1、CPUCPU数据通路框图（寄存器级）数据通路框图（寄存器级）2、结构特点、结构特点（1）寄存器寄存器 独立结构独立结构可编程：可编程：R0R0R3R3、PCPC、SPSP、PSWPSW非编程：非编程：C C、D D、IRIR、MARMAR、MDRMDR（2）ALUALU部件部件作为作为CPUCPU内部数据传送通路

12、的中心。内部数据传送通路的中心。输入选择器：选择操作数来源输入选择器：选择操作数来源ALUALU：运算处理：运算处理输出移位器：选择输出方式输出移位器：选择输出方式（3）內总线內总线单向数据总线（单向数据总线（ALUALU总线），实现数据分配。总线），实现数据分配。（4）与系统总线的连接与系统总线的连接由由MARMAR、MDRMDR实现连接。实现连接。1.4 CPU工作机制工作机制用寄存器传送语言描述指令从读取到执行的整个用寄存器传送语言描述指令从读取到执行的整个流程。流程。1.4.1指令流程（寄存器传送级）指令流程（寄存器传送级）拟定流程的关键：拟定流程的关键：清楚了解数据通路结构清楚了解数

13、据通路结构 熟练掌握基本寻址方式熟练掌握基本寻址方式1 1、基本寻址方式（模型机）基本寻址方式（模型机）寄存器寄存器寻址寻址 ：R 寄存器寄存器间址间址 ：（：（R） 自减型寄存器间自减型寄存器间址址 ：(R)、(SP) (用于入栈操作用于入栈操作) 自增型寄存器间自增型寄存器间址址 ：(R)+、(SP)+ (用于出栈操作用于出栈操作)立即寻立即寻址址 ：(PC)+ 变址：变址：(R)相对寻相对寻址址 ：(PC) 2、思路、思路（2）分清源和目的，确定所采用的寻址方式分清源和目的，确定所采用的寻址方式源源在后，在后，目的目的在前。在前。（3）按周期拟定分步流程按周期拟定分步流程（1）了解指令功

14、能，具体完成什么操作了解指令功能，具体完成什么操作MOVMOV：源数：源数 目的地目的地 ADDADD：结果：结果 目的地目的地JMPJMP：转移地址：转移地址 PC RSTPC RST：返回地址：返回地址 PC PC JSRJSR：子程序入口：子程序入口 PCPC，并保存返回地址，并保存返回地址 模型机允许：每一步完成模型机允许：每一步完成一次从读出，并经数据通路传送的操作；或一次从读出，并经数据通路传送的操作；或一次经数据通路传送的操作；或一次经数据通路传送的操作；或一次向写入的操作。一次向写入的操作。指令流程在微操作级的具体实现。指令流程在微操作级的具体实现。1.4.2微命令序列微命令序

15、列微命令设置微命令设置: :（1）数据通路操作）数据通路操作 ALU输入选择：输入选择：R0 A、C B、 ALU功能选择：功能选择：加加、减减、加加1、传送传送、 移位功能选择：移位功能选择：左移左移、右移右移、直送直送、 结果分配：结果分配：CPR0、CPR1、CPC、 （2）访存操作）访存操作地址使能地址使能EMAREMAR、读、读R R、写、写W W（读（读/ /写写 R/WR/W）、）、置入置入SMDRSMDR、置入、置入SIRSIR1.4.3 微命令的产生方式微命令的产生方式1 1、组合逻辑控制方式、组合逻辑控制方式（1）基本思想）基本思想 综合化简产生微命令的条件，形成相应逻辑式

16、，用综合化简产生微命令的条件，形成相应逻辑式，用组合逻辑电路实现。执行指令时，由组合组合逻辑电路实现。执行指令时，由组合逻辑电路逻辑电路（微命令发生器）在相应时间发出所需微命令，控（微命令发生器）在相应时间发出所需微命令，控制有关操作。制有关操作。（2）优缺点）优缺点优点：速度快。优点：速度快。缺点缺点：设计不规整，结构零乱，不易修改、扩充：设计不规整，结构零乱，不易修改、扩充 指令系统功能。指令系统功能。（3）应用）应用用于高速计算机及小规模机器中。用于高速计算机及小规模机器中。2 2、微程序控制方式、微程序控制方式（1）基本思想）基本思想 1）将）将微命令微命令以代码形式编成以代码形式编成

17、微指令微指令，控制一步操，控制一步操作；作；2）若干微指令编成一段）若干微指令编成一段微程序微程序，解释执行一条机，解释执行一条机器指令；器指令；3）微程序事先存放在）微程序事先存放在控制存储器控制存储器（CM）中，执）中，执行机器指令时再取出。行机器指令时再取出。注意区分：注意区分：微指令微指令：机器指令机器指令：产生微命令，控制完成机器指令功能的产生微命令，控制完成机器指令功能的一步操作。一步操作。实现指令系统功能所规定的一种操作。实现指令系统功能所规定的一种操作。微程序微程序：工作程序工作程序：包含若干微指令，解释执行一条机器指令。包含若干微指令，解释执行一条机器指令。包含若干机器指令，

18、完成某一特定任务。包含若干机器指令，完成某一特定任务。CM：主存主存：存放微程序，位于存放微程序，位于CPU内。内。存放工作程序，位于存放工作程序，位于CPU外。外。（2）优缺点）优缺点优点：优点：结构规整，设计效率高，性价比高，可靠结构规整，设计效率高，性价比高，可靠 性高，易于修改、扩展性高，易于修改、扩展指令系统功能。指令系统功能。缺点：速度较慢缺点：速度较慢，执行效率受影响。，执行效率受影响。（3）应用）应用用于速度要求不是很高、功能复杂的机器中，特用于速度要求不是很高、功能复杂的机器中，特别适用于系列机。别适用于系列机。1.4.4 时序控制方式时序控制方式掌握掌握定义定义、特点特点、

19、应用场合应用场合。1、同步控制方式、同步控制方式 （1）定义：各项操作与统一时序信号同步。）定义：各项操作与统一时序信号同步。操作与时序信号的关系操作与时序信号的关系同步控制方式同步控制方式 异步控制方式异步控制方式 （2）特点：）特点：1）有明显时序时间划分；）有明显时序时间划分；3）各步操作的衔接、各部件之间的各步操作的衔接、各部件之间的数据传送受严格同步定时控制。数据传送受严格同步定时控制。 2）时钟周期（节拍）时间固定；）时钟周期（节拍）时间固定；（3）应用场合：用于）应用场合：用于CPU内部、设备内部、总线内部、设备内部、总线 操作（各挂接部件速度差异小、传送操作（各挂接部件速度差异

20、小、传送 时间确定、传送距离较近）。时间确定、传送距离较近）。2、异步控制方式、异步控制方式 （2）特点：）特点：1）无严格时钟周期划分；）无严格时钟周期划分；2）各操作间的衔接、各部件之间的各操作间的衔接、各部件之间的数据传送采取数据传送采取异步应答方式异步应答方式 。（3）应用场合：用于异步总线操作（各挂接部件）应用场合：用于异步总线操作（各挂接部件 速度差异大、传送时间不确定、传送速度差异大、传送时间不确定、传送 距离较远）。距离较远）。（1）定义：各项操作按需要安排不同时间，不受）定义：各项操作按需要安排不同时间，不受 统一时序约束。统一时序约束。主设备主设备： 从设备从设备： 申请并

21、控制总线的设备。申请并控制总线的设备。 响应主设备请求的设备。响应主设备请求的设备。 3、同步方式在实际应用中的变化、同步方式在实际应用中的变化 （2）总线周期中插入延长周期。）总线周期中插入延长周期。（3）同步方式引入异步应答。）同步方式引入异步应答。（1）不同指令安排不同时钟周期数。）不同指令安排不同时钟周期数。（扩展同步方式扩展同步方式）1.4 运算方法与运算器运算方法与运算器1.4.1 运算方法运算方法1、原码一位乘法、原码一位乘法 （1）原码运算）原码运算 操作数和结果用原码表示，绝对值参加运算，符操作数和结果用原码表示，绝对值参加运算，符号单独处理。号单独处理。 （2）算法规则）算

22、法规则 用乘数末位作判断位。用乘数末位作判断位。 2、补码一位乘法、补码一位乘法 （1）补码运算）补码运算 操作数和结果用补码表示，符号位参加运算。操作数和结果用补码表示，符号位参加运算。 （2）算法规则）算法规则 乘数末位设置附加位，两位判断位。乘数末位设置附加位，两位判断位。 3、原码不恢复余数除法、原码不恢复余数除法 算法规则：根据余数的正负决定上商及下一步操算法规则：根据余数的正负决定上商及下一步操作作 。4、补码不恢复余数除法、补码不恢复余数除法 算法规则：根据余数与除数同号或异号决定上商算法规则：根据余数与除数同号或异号决定上商及下一步操作。及下一步操作。6、浮点运算、浮点运算 加

23、减法运算过程：加减法运算过程： （1）判操作数是否为）判操作数是否为0。 （3）尾数加）尾数加/减减 （2）对阶）对阶 原则：小阶向大阶对齐原则：小阶向大阶对齐操作：小阶增大，尾数右移操作：小阶增大，尾数右移（4）结果规格化）结果规格化 左规（尾数绝对值小于左规（尾数绝对值小于1/2）：尾数左移，阶码）：尾数左移，阶码-1右规（尾数绝对值大于右规（尾数绝对值大于1）：尾数右移，阶码）：尾数右移，阶码+11.5 其他基本概念其他基本概念（1）溢出及判断方法、扩展操作码、地址结构、）溢出及判断方法、扩展操作码、地址结构、隐地址、显地址等隐地址、显地址等 显式显式 I/O指令指令（2）I/O指令的设

24、置指令的设置 隐式隐式 I/O指令指令（3）I/O指令的功能扩展指令的功能扩展 I/O指令中留有扩展余地指令中留有扩展余地用用通用通用I/O指令指令或或MOVMOV指令指令访问接口中的访问接口中的控制控制/状态寄存器状态寄存器（4）主机对外设的寻址方式）主机对外设的寻址方式 单独编址（为接口寄存器分配端口地址）单独编址（为接口寄存器分配端口地址）统一编址（为接口寄存器分配总线地址）统一编址（为接口寄存器分配总线地址） 采用重叠处理的思想。采用重叠处理的思想。1.6 流水线技术简介 将一条指令的执行过程划分为若干阶段将一条指令的执行过程划分为若干阶段, ,用不用不同部件分别完成各阶段相应操作。同

25、部件分别完成各阶段相应操作。 将多条指令的不同阶段用不同部件同时完成将多条指令的不同阶段用不同部件同时完成相应操作。相应操作。取指取指 译码译码 执行执行 写回写回指令指令1指令指令2指令指令3指令指令4取指取指 译码译码 执行执行 写回写回取指取指 译码译码 执行执行 写回写回取指取指 译码译码 执行执行 写回写回从第从第4个时钟开始，每个时钟执行一条指令。个时钟开始，每个时钟执行一条指令。 1 1、流水线的应用、流水线的应用 指令流水线指令流水线 运算流水线运算流水线 地址流水线地址流水线 ：将指令的执行分成若干段，每：将指令的执行分成若干段，每 段操作由相应部件完成，多条指令段操作由相应

26、部件完成，多条指令的某些段可以重叠操作。的某些段可以重叠操作。 ：将定点运算或浮点运算分为若：将定点运算或浮点运算分为若干步，用几个运算部件组成流水线。干步，用几个运算部件组成流水线。 ：在当前总线周期结束之前，提：在当前总线周期结束之前，提前送出下一总线周期的地址。前送出下一总线周期的地址。 2 2、流水线的重叠程度、流水线的重叠程度 基本流水线基本流水线 超流水线超流水线 超标量流水线超标量流水线 ：将指令的执行分成若干段，每：将指令的执行分成若干段，每个时钟发出一条指令，每个时钟内个时钟发出一条指令，每个时钟内完成一段操作。完成一段操作。 ：将指令的执行分成更小段，每：将指令的执行分成更

27、小段，每1/2时钟发出一条指令，每时钟发出一条指令，每1/2时钟时钟内完成一段操作。内完成一段操作。 ：将指令的执行分成若干段，：将指令的执行分成若干段，每个时钟发出两条指令，每个每个时钟发出两条指令，每个时钟内同时完成两段相同操作。时钟内同时完成两段相同操作。时间的并行度时间的并行度空间的并行度空间的并行度3 3、影响流水线的主要因素、影响流水线的主要因素（1 1）数据相关）数据相关 （2 2）程序相关）程序相关 （3 3）资源冲突）资源冲突（4 4）指令字太长或指令功能太强（）指令字太长或指令功能太强（CISCCISC） 当前指令所需数据需由上条指令提供。程序中出现了转移指令。两条指令都要

28、同时访问存储器。第二部分第二部分 存储子系统存储子系统2.1 半导体存储器逻辑设计半导体存储器逻辑设计 主要解决：主要解决：芯片的选用芯片的选用、地址分配地址分配、片选逻辑片选逻辑、 信号线的连接信号线的连接例例1 1、用、用SRAMSRAM芯片（芯片（1K1K4 4位位/ /片）组成片）组成4KB4KB存储器。存储器。地址总线地址总线A15A15A0A0（低），双向数据总线（低），双向数据总线D7D7D0D0（低），读（低），读/ /写信号线写信号线R/WR/W。（1）芯片数：）芯片数：8片片（2）存储空间安排：）存储空间安排：任意连续区间任意连续区间（3）芯片地址分配与片选逻辑：）芯片地址

29、分配与片选逻辑： 4KB：12位地址位地址A11A11A0A0 哪几位分配给芯片？哪几位形成片选哪几位分配给芯片？哪几位形成片选逻辑？逻辑？ 芯片芯片 芯片地址芯片地址 片选逻辑片选逻辑1KB1KB1KB1KB（4）逻辑图）逻辑图A9 A0A9 A0A9 A0A9 A0CS0=A11A10CS1=A11A10CS2=A11A10CS3=A11A10例例2 2、用、用4KB ROM4KB ROM芯片、芯片、2K2K4 4位和位和1 1K K4 4位位RAMRAM芯片芯片组成组成7KB7KB存储器。地址总线存储器。地址总线A15A15A0A0（低），双向（低），双向数据总线数据总线D7D7D0D0

30、（低），读（低），读/ /写信号线写信号线R/WR/W。（1）芯片数：）芯片数： 5片片连续区间，先安排大容量芯连续区间，先安排大容量芯片，后安排小容量芯片片，后安排小容量芯片（2）存储空间安排：）存储空间安排： 芯片芯片 芯片地址芯片地址 片选逻辑片选逻辑4KB2KB1KB（4）逻辑图）逻辑图A11 A0A10 A0A9 A0CS0=A12CS1=A12A11CS2=A12A11A10（3）芯片地址分配与片选逻辑：）芯片地址分配与片选逻辑：7KB：13位地址位地址A12 A0例例3 3、存储器空间分配：存储器空间分配：ROMROM区：区：2000H2000H 27FFH27FFH （按字节编

31、址）（按字节编址） RAMRAM区：区：2800H2800H 33FFH33FFH选用芯片：选用芯片：EPROM 2KB/EPROM 2KB/片片 RAM 2KB/ RAM 2KB/片、片、1KB/1KB/片片 芯片芯片 芯片地址芯片地址 片选逻辑片选逻辑2KB2KB1KBA10 A0A10 A0A9 A0CS0=A12A11CS1=A12A11CS2=A12A11A10（3）芯片地址分配与片选逻辑：）芯片地址分配与片选逻辑：5KB：13位地址位地址A12 A0ROMROM区：区：2KB2KBRAMRAM区：区：3KB3KB（1）计算容量：）计算容量：（2）芯片数：）芯片数： EPROM 1E

32、PROM 1片、片、RAM 2RAM 2片片A15 A13 为为001即即A15A14A132.2 基本概念基本概念1、存储原理、存储原理SRAMSRAM：利用双稳态触发器内部交叉反馈存储信息。：利用双稳态触发器内部交叉反馈存储信息。DRAMDRAM：利用电容存储电荷存储信息。：利用电容存储电荷存储信息。2、动态刷新、动态刷新（1）定义：按所存信息定期向电容补充电荷。）定义：按所存信息定期向电容补充电荷。（2）方式：按行读一遍。）方式：按行读一遍。（3）刷新周期安排方式）刷新周期安排方式集中刷新、分散刷新、异步刷新集中刷新、分散刷新、异步刷新（1）随机存取方式）随机存取方式3、存取方式、存取方

33、式 1）可按地址直接访问任一单元；）可按地址直接访问任一单元； 2）访问时间与单元地址无关。）访问时间与单元地址无关。 访问时按顺序查找，访问时间与数据所在位访问时按顺序查找，访问时间与数据所在位置有关。置有关。（2）顺序存取方式）顺序存取方式（3）直接存取方式）直接存取方式 访问时先直接指向一个小区域，再按顺序查访问时先直接指向一个小区域，再按顺序查找，访问时间与数据所在位置有关。找，访问时间与数据所在位置有关。4 4、高速缓存的地址映射方法、高速缓存的地址映射方法主存主存的每一块只能映射到的每一块只能映射到CacheCache的固定块中。的固定块中。cache主存主存a. .直接映射直接映

34、射b. 全相联映射全相联映射主存的每一块可以映射到主存的每一块可以映射到CacheCache的任一块。的任一块。cache主存主存c. 组相联映射组相联映射主存主存的每一块可以映射到的每一块可以映射到CacheCache的多个固定块。的多个固定块。cache主存主存第三部分第三部分 I/OI/O子系统子系统3.1 总线与接口的基本概念总线与接口的基本概念3.1.1 3.1.1 总线总线1 1、定义：一组能为多个部件分时共享的公共信息、定义：一组能为多个部件分时共享的公共信息 传送线路。传送线路。1）CPU内总线内总线：CPU芯片内寄存器和算逻部件之芯片内寄存器和算逻部件之间互连的总线。间互连的

35、总线。（1）按功能）按功能分类分类2 2、分类、分类2）部件内总线部件内总线：插件板内各芯片之间互连的总线。：插件板内各芯片之间互连的总线。3）系统总线系统总线：计算机系统内各功能部件之间或各：计算机系统内各功能部件之间或各插件板之间互连的总线。插件板之间互连的总线。4）外总线外总线：计算机系统之间，或计算机系统与其：计算机系统之间，或计算机系统与其他系统之间互连的总线。他系统之间互连的总线。（2）按时序控制方式）按时序控制方式分类分类1）同步总线同步总线：由控制模块提供统一的同步时序信：由控制模块提供统一的同步时序信号控制总线传送操作。号控制总线传送操作。 （3）按数据传送格式）按数据传送格

36、式分类分类2）异步总线异步总线：不采用统一时钟周期划分，根据传：不采用统一时钟周期划分，根据传送的实际需要决定总线周期长短，以异步应答方送的实际需要决定总线周期长短，以异步应答方式控制总线传送操作。式控制总线传送操作。 3 3）扩展同步总线：扩展同步总线：以时钟周期为时序基础，允许以时钟周期为时序基础，允许总线周期中的时钟数可变。总线周期中的时钟数可变。1 1）并行总线：）并行总线：同时传送各位信息。同时传送各位信息。2 2）串行总线：）串行总线：分时逐位传送各位信息。分时逐位传送各位信息。3.3.系统总线的信号组成系统总线的信号组成电源线电源线、地址线地址线、数据线数据线、控制线控制线复位复

37、位时序：时钟、定时、应答时序：时钟、定时、应答数传控制：数传控制：M M读读/ /写、写、IOIO读读/ /写写中断请求、响应中断请求、响应总线请求、响应总线请求、响应3.1.2 3.1.2 接口接口1.1.定义：泛指两个设备（硬、软）之间的连接部件定义：泛指两个设备（硬、软）之间的连接部件2 2、功能、分类、功能、分类(1)(1)按数据传送格式划分按数据传送格式划分1 1）并行接口）并行接口接口与系统总线、接口与外设均按并行方式传送接口与系统总线、接口与外设均按并行方式传送数据。数据。2 2）串行接口）串行接口接口与系统总线并行传送，接口与外设串行传送。接口与系统总线并行传送，接口与外设串行

38、传送。(2)(2)按时序控制方式划分按时序控制方式划分1 1）同步接口）同步接口接口与系统总线的信息传送由统一时序信号控制。接口与系统总线的信息传送由统一时序信号控制。2 2）异步接口）异步接口接口与系统总线的信息传送采用异步应答方式。接口与系统总线的信息传送采用异步应答方式。(3)(3)按按I/OI/O传送控制方式划分传送控制方式划分1 1）直接程序传送接口）直接程序传送接口2 2）中断接口）中断接口3 3）DMADMA接口接口（可采用查询方式）（可采用查询方式）（可插入中断作（可插入中断作DMADMA善后处理）善后处理）3.2 I/O传送控制机制传送控制机制3.2.1 程序中断方式程序中断

39、方式1、定义及应用、定义及应用（1 1）定义）定义CPUCPU暂时中止现行程序的执行，转去执行为某个随暂时中止现行程序的执行，转去执行为某个随机事态服务的中断处理程序。处理完毕后自动恢机事态服务的中断处理程序。处理完毕后自动恢复原程序的执行。复原程序的执行。（2 2）实质）实质程序切换程序切换时间：时间：一条指令结束时切换。一条指令结束时切换。方法：保存断点、现场；恢复现场、方法：保存断点、现场；恢复现场、 返回断点。返回断点。（3 3）特点）特点随机性随机性随机发生的事态随机发生的事态有意调用，随机请求与处理的事态有意调用，随机请求与处理的事态随机插入的事态随机插入的事态（4 4）应用）应用

40、控制中、低速控制中、低速I/OI/O操作。操作。处理复杂随机事态。处理复杂随机事态。2 2、中断服务程序入口地址的获取、中断服务程序入口地址的获取（1 1）向量中断方式）向量中断方式将服务程序入口地址将服务程序入口地址( (中断向量中断向量) )组织在组织在中断向量中断向量表表中；响应中断时，由硬件直接产生对应于中断中；响应中断时，由硬件直接产生对应于中断源的源的向量地址向量地址，访问向量表，取得相应服务程序，访问向量表，取得相应服务程序入口，转入服务程序。入口，转入服务程序。中断向量：中断向量：服务程序入口地址、服务程序状态字服务程序入口地址、服务程序状态字中断向量表：中断向量表： 存放中断

41、向量的存储区存放中断向量的存储区向量地址：向量地址：访问向量表的地址访问向量表的地址（指向中断向量的（指向中断向量的首址）首址）（2 2）非向量中断方式）非向量中断方式将服务程序入口组织在查询程序中；将服务程序入口组织在查询程序中；CPUCPU响应时响应时执行查询程序，确定中断源，转入相应服务程序。执行查询程序，确定中断源，转入相应服务程序。3 3、中断接口功能模型、中断接口功能模型（1 1）寄存器选择寄存器选择：对接口寄存器寻址。：对接口寄存器寻址。（2 2）命令字寄存器命令字寄存器：接收：接收CPUCPU发向外设的命令。发向外设的命令。（3 3）状态字寄存器状态字寄存器 ：反映设备和接口的

42、运行状：反映设备和接口的运行状态。态。（4 4）数据缓冲器数据缓冲器 ：传送数据，实现缓冲。：传送数据，实现缓冲。（5 5）控制逻辑控制逻辑请求信号产生逻辑请求信号产生逻辑电平转换逻辑电平转换逻辑针对设备特性的逻辑针对设备特性的逻辑串串- -并转换逻辑并转换逻辑( (串口串口) )（6 6）公用中断控制器：公用中断控制器： 接收外设请求，屏蔽、判接收外设请求，屏蔽、判优，送出公共请求；优，送出公共请求；接收中断批准，送出中断接收中断批准，送出中断号（中断类型码）或向量号（中断类型码）或向量地址。地址。4 4、中断全过程（主机与外设交换信息）、中断全过程（主机与外设交换信息）（1 1）初始化：）

43、初始化：设置接口和中断控制器工作方式，设置接口和中断控制器工作方式，送屏蔽字，送中断号。送屏蔽字，送中断号。（2 2）发启动命令）发启动命令( (送命令字送命令字) )，启动设备。，启动设备。（3 3）设备完成工作，申请中断。）设备完成工作，申请中断。（4 4）中断控制器汇集各请求，经屏蔽、判优，）中断控制器汇集各请求，经屏蔽、判优，形成中断号，并向形成中断号，并向CPUCPU送公共请求送公共请求INTINT。（5 5）CPUCPU响应，发批准响应，发批准INTAINTA。并关中断、保存。并关中断、保存断点。断点。（6 6）中断控制器送出中断号。）中断控制器送出中断号。（7 7）CPUCPU执

44、行执行中断隐指令操作中断隐指令操作（将中断号转换为向将中断号转换为向 量地址，查向量表，取入口量地址，查向量表，取入口），进入服务程序。），进入服务程序。（9 9）返回原程序（返回前开中断）。）返回原程序（返回前开中断）。单级中断单级中断（8 8）CPUCPU执行服务程序，进行中断处理（交换数执行服务程序，进行中断处理（交换数据）据）多重中断多重中断注意屏蔽技术的两个应用注意屏蔽技术的两个应用动态改变优先级动态改变优先级实现多重中断实现多重中断5 5、中断接口设计、中断接口设计设计关键：通用机如何针对设备的多样性、特殊设计关键：通用机如何针对设备的多样性、特殊 性发出具体命令。性发出具体命令。

45、（1 1）命令字、状态字格式的拟定）命令字、状态字格式的拟定（2 2）中断源的扩展）中断源的扩展解决：解决：3.2.2 DMA方式方式1、定义及应用、定义及应用直接依靠硬件实现主存与直接依靠硬件实现主存与I/OI/O间的数据传送，间的数据传送，传送期间不需传送期间不需CPUCPU程序干预。程序干预。（1 1）定义）定义注意：注意：1)I/O1)I/O与与主存主存，而不是，而不是I/OI/O与与CPUCPU或或I/OI/O与与主机交换主机交换数据数据。2)2)直接直接依靠依靠硬件传送硬件传送，而不是执行程序传送，而不是执行程序传送。3)3)传送前的初始化和传送结束处理，需传送前的初始化和传送结束

46、处理，需CPUCPU执行程执行程序实现。序实现。用于高速、简单、批量数据传送。用于高速、简单、批量数据传送。（2 2）应用）应用2、 DMA控制器与接口控制器与接口（1 1）DMADMA控制器功能控制器功能1 1）接收初始化信息（）接收初始化信息（传送方向传送方向、主存首址主存首址、交换交换量量）。）。2 2）接收接口的）接收接口的DMADMA请求（请求（DREQDREQ），向），向CPUCPU申请总线申请总线（HRQHRQ）。）。3 3）接收）接收CPUCPU的总线响应（的总线响应（HLDAHLDA），（一个总线周），（一个总线周期结束时响应）；向接口发回期结束时响应）；向接口发回DMADM

47、A应答（应答（DACKDACK）。）。4 4）接管总线权，控制）接管总线权，控制DMADMA传送。传送。（2 2）接口功能）接口功能1 1）接收初始化信息（）接收初始化信息（外设寻址信息外设寻址信息）。）。2 2）接收）接收CPUCPU发向设备的命令，反映设备、接口的发向设备的命令，反映设备、接口的状态。状态。3 3）传送数据。）传送数据。3、 DMA全过程全过程（1 1）初始化）初始化CPUCPU通过程序向通过程序向DMADMA控制器和接口送出初始化信息。控制器和接口送出初始化信息。启动设备。启动设备。（2 2）DMADMA传送传送DMADMA控制器获得总线权，控制直传，并自动修改地控制器获

48、得总线权，控制直传，并自动修改地址、交换量。址、交换量。（3 3）结束处理）结束处理批量传送完毕，接口申请中断，批量传送完毕，接口申请中断，CPUCPU执行中断处理执行中断处理程序，作结束处理。程序，作结束处理。注意：注意：三个阶段各采用什么方式？各完成哪些操作？三个阶段各采用什么方式？各完成哪些操作？（程序传送方式、硬件传送方式、中断方式）（程序传送方式、硬件传送方式、中断方式）第四部分第四部分 主要主要I/OI/O设备原理设备原理4.1 磁盘磁盘4.1.1 4.1.1 信息分布与寻址信息信息分布与寻址信息 1 1、信息分布、信息分布盘片、记录面、磁道（圆柱面）、盘片、记录面、磁道（圆柱面）

49、、扇区扇区2、寻址信息寻址信息 驱动器号、圆柱面号（磁道号）、磁头号、扇区驱动器号、圆柱面号（磁道号）、磁头号、扇区号（起始扇区）、交换量（扇区数）号（起始扇区）、交换量（扇区数）4.1.2 4.1.2 调用过程（调用过程（DMADMA方式）方式） (1)CPU(1)CPU向适配器送出向适配器送出驱动器号驱动器号、圆柱面号圆柱面号、磁头磁头号号、起始扇区号起始扇区号、扇区数扇区数等外设寻址信息；向等外设寻址信息；向DMADMA控制器送出控制器送出传送方向传送方向、主存首址主存首址、交换量交换量等信息。等信息。(2)(2)适配器启动寻道，并用中断方式判寻道是否正适配器启动寻道，并用中断方式判寻道是否正确。确。(3)(3)适配器准备好适配器准备好( (读盘：扇区缓存满一扇区；写盘：读盘：扇区缓存满一扇区；写盘：扇区缓存空一扇区）扇区缓存空一扇区）, ,提出提出DMAD