时序逻辑电路

1、第六章第六章时序逻辑电路时序逻辑电路第六章时序逻辑电路第六章时序逻辑电路6.1 6.1 时序逻辑电路的基本概念时序逻辑电路的基本概念6.2 6.2 同步时序逻辑电路的分析同步时序逻辑电路的分析6.3 6.3 同步时序逻辑电路的设计同步时序逻辑电路的设计6.4 6.4 异步时序逻辑电路的分析异步时序逻辑电路的分析6.5 6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路6.7 6.7 时序可编程逻辑器件时序可编程逻辑器件 时序逻辑电路时序逻辑电路任何一个时刻的输出状态不仅取决于当任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。时的输入信号，还与电路的原状态有关。

2、特点特点：（：（1 1）含有具有记忆元件（最常用的是触发器）。）含有具有记忆元件（最常用的是触发器）。 （2 2）具有反馈通道。）具有反馈通道。组合电路组合电路触发器触发器电路电路X1XiZ1ZjQ1QmD1Dm输入输入信号信号信号信号输出输出触发器触发器触发器触发器输入信号输入信号输出信号输出信号CP图图6.1.1 6.1.1 时序逻辑电路框图时序逻辑电路框图6.1 时序逻辑电路的基本概念时序逻辑电路的基本概念一、分析时序逻辑电路的一般步骤一、分析时序逻辑电路的一般步骤 1 1由逻辑图写出下列各逻辑方程式：由逻辑图写出下列各逻辑方程式： （1 1）各触发器的时钟方程。）各触发器的时钟方程。

3、（2 2）时序电路的输出方程。）时序电路的输出方程。 （3 3）各触发器的驱动方程。）各触发器的驱动方程。 2 2将驱动方程代入相应触发器的特性方程，求得时序逻辑将驱动方程代入相应触发器的特性方程，求得时序逻辑 电路的状态方程。电路的状态方程。 3 3根据状态方程和输出方程，列出该时序电路的状态表，画根据状态方程和输出方程，列出该时序电路的状态表，画 出状态图或时序图。出状态图或时序图。 4根据电路的状态表或状态图说明给定时序逻辑电路的逻辑根据电路的状态表或状态图说明给定时序逻辑电路的逻辑 功能。功能。6.2 同步时序逻辑电路的分析同步时序逻辑电路的分析逻辑电路图逻辑电路图输出函数和激励函数表

4、达式输出函数和激励函数表达式 触发器次触发器次态方程态方程触发器触发器功能表功能表状态表和状态图状态表和状态图用时间图和文字描述电路逻辑功能用时间图和文字描述电路逻辑功能列出状态列出状态转移真值表转移真值表 电路次电路次态方程组态方程组二、同步时序逻辑电路的分析举例二、同步时序逻辑电路的分析举例例例6.2.1：试分析图：试分析图6.2.2所示的时序逻辑电路。所示的时序逻辑电路。解：该电路为同步时序逻辑电路，时钟方程可以不写。解：该电路为同步时序逻辑电路，时钟方程可以不写。（1）写出输出方程：）写出输出方程： 1J1KC11J1KC11Q0QCPXZ=1=1=1&FF1FF011nnQQ

5、XZ01 )(nQXJ1 010 KnQXJ0 111 K （2 2）写出驱动方程：）写出驱动方程：（3 3）写出）写出JKJK触发器的特性方程，然后将各驱动方程代入触发器的特性方程，然后将各驱动方程代入 JKJK触发触发 器的特性方程，得各触发器的次态方程：器的特性方程，得各触发器的次态方程：（4 4）作状态转换表及状态图）作状态转换表及状态图 当当X X=0=0时：触发器的次态方程简化为：时：触发器的次态方程简化为：输出方程简化为：输出方程简化为：由此作出状态表及状态图。由此作出状态表及状态图。1Q0Q000110/0/0/16.2.3 X=0时的状态图nnnnnQQXQKQJQ00000

6、10)(1 nnnnnQQXQKQJQ1111111) 0(nnnQQQ0101 nnnQQQ1011 nnQQZ01 当当X=1时：触发器的次态方程简化为：时：触发器的次态方程简化为：输出方程简化为：输出方程简化为：由此作出状态表及状态图。由此作出状态表及状态图。将将X=0与与X=1的状态图合并的状态图合并 起来得完整的状态图。起来得完整的状态图。0001100/00/00/11/11/01/01Q Q0001001/1/0/06.2.4 X=1时的状态图nnnQQQ0101 nnnQQQ1110 nnQQZ01 根据状态表或状态图，可画出根据状态表或状态图，可画出在在CP脉冲作用下电路的时

7、序图。脉冲作用下电路的时序图。（5 5）画时序波形图。）画时序波形图。0001100/00/00/11/11/01/01Q0QXCPZ（6 6）逻辑功能分析：）逻辑功能分析：当当X=1=1时，按照减时，按照减1 1规律从规律从1001001010010010循环变化，循环变化，并每当转换为并每当转换为0000状态（最小数）时，输出状态（最小数）时，输出Z=1=1。该电路一共有该电路一共有3 3个状态个状态0000、0101、1010。当当X=0=0时，按照加时，按照加1 1规律规律从从0001100000011000循环变化，循环变化，并每当转换为并每当转换为1010状态（最大数）时，状态（最

8、大数）时，输出输出Z=1=1。所以该电路是一个可控的所以该电路是一个可控的3 3进制计数器。进制计数器。0001100/00/00/00/00/10/11/11/11/01/01/01/0图图6.2.5 6.2.5 例例6.2.16.2.1完整的状态图完整的状态图同步时序逻辑电路设计又称同步时序逻辑电路设计又称同步时序逻辑电路同步时序逻辑电路综合，综合，其基本指导思想是用尽可能少的触发器和门其基本指导思想是用尽可能少的触发器和门电路来完成设计。电路来完成设计。一、同步时序电路设计的一般步骤为：一、同步时序电路设计的一般步骤为：1. 作原始状态图和状态表；2. 对原始状态表化简；3. 状态分配；

9、4. 选定触发器，求出输出函数和激励函数表达式；5. 画出逻辑电路图。6.3 同步时序逻辑电路的设计同步时序逻辑电路的设计状态图是同步时序电路设计的依据，它必须状态图是同步时序电路设计的依据，它必须正确反映设计要求。状态图的构成没有统一的方正确反映设计要求。状态图的构成没有统一的方法，关键是要充分正确地理解设计要求，明确电法，关键是要充分正确地理解设计要求，明确电路的输入条件和输出要求，输入和输出关系，以路的输入条件和输出要求，输入和输出关系，以及状态的转换关系。及状态的转换关系。原始状态图建立的一般过程为：原始状态图建立的一般过程为：假定一个初始状态，由此出发，每加入一个假定一个初始状态，由

10、此出发，每加入一个输入信号，则记忆其次态，并标出其相应的输出输入信号，则记忆其次态，并标出其相应的输出值。次态可能为现态、已有状态或新的状态，直值。次态可能为现态、已有状态或新的状态，直到没有新的状态为止。每个状态的各种可能的输到没有新的状态为止。每个状态的各种可能的输入值都要考虑到。入值都要考虑到。例：例：设计一个设计一个“ 110”序列检测器，用来检测串序列检测器，用来检测串行二进制序列，要求每当输入行二进制序列，要求每当输入110时，检测器输出时，检测器输出为为1，否则输出为，否则输出为0。其典型输入输出序列如下：。其典型输入输出序列如下：输入输入x：0101101110输出输出Z：00

11、00010001解：解：1. 作状态图和状态表作状态图和状态表0/01/0确定状态：确定状态：A：输入0或多个0B：输入1C：输入11或多个1D：输入1100A0/00/0B1/0D0/1C1/0X/Z1/00A0/10/0B1/01/0C1/02. 等价状态合并等价状态合并A =D0/0 A1/0 B0/0 A1/0 BX/Z0A0/00/0B1/0D0/1C1/01/01/00/00/0状态化简状态化简用观察法可得下列最简状态表现 态次态/输出Zx=0 x=1ABCA/0A/0A/1B/0C/0C/0现 态次态 / 输出Zx=0 x=1ABCDA/0A/0D/1A/0B/0C/0C/0B/

12、0现态Q2 Q1 次态Q2(n+1) Q1(n+1) / 输出Zx=0 x=100011100/000/000/101/011/011/03.状态分配状态分配：现 态次态/输出Zx=0 x=1ABCA/0A/0A/1B/0C/0C/0184.4.选择触发器。选择触发器。 本例选用本例选用2 2个个D触发器。触发器。010 00 11 1XQ1nQ0nQ1n+1Q0n+1/Y00/000/000/001/011/011/1编码状态表(一个存储器可存储一位二值数字一个存储器可存储一位二值数字)19驱动信号及输出信号的真值表输入 现 态 次 态 输出 驱动信号 X Q1n Q0n Q1n+1 Q0n

13、+1 Y D1 D0 0 0 0 0 0 0 0 00 0 1 0 0 0 0 00 1 1 0 0 0 0 01 0 0 0 1 0 0 11 0 1 1 1 0 1 11 1 1 1 1 1 1 10 1 0 d d d d d1 1 0 d d d d d无效状态205.5.求出状态方程、驱动方程和输出方程求出状态方程、驱动方程和输出方程。xQ1nQ0nD1xQ1nQ0nD0000011dd000d111dD1=XQ0nD0=X21由输出卡诺图可得电路的输出方程：由输出卡诺图可得电路的输出方程：Y=XQ1nQ0nxQ1nQ0nY000d001dY=XQ1n检查在电路进入无关态检查在电路进

14、入无关态10时输出时输出Y是否正确是否正确22（7 7）画逻辑图。）画逻辑图。根据驱动方程和输出方程，画出逻辑图根据驱动方程和输出方程，画出逻辑图。Q0C11DQC11DQX&CPQ1Y&Y=XQ1nQ0n（8）检查能否自启动检查能否自启动。0/01/0100/001Q1/00/0111/11/01X/Y0000/0QQ1n+1=D1=XQ0nQ0n+1=D0=X如电路有无关状态一定要检查自启动如电路有无关状态一定要检查自启动23上题如选择上题如选择JK触发器怎么设计电路？触发器怎么设计电路？24驱动信号及输出信号的真值表输入 现 态 次 态 输出 驱动信号 X Q1n Q0n

15、 Q1n+1 Q0n+1 Y J1 K1 J0 K0 0 0 0 0 0 0 0 d 0 d0 0 1 0 0 0 0 d d 10 1 1 0 0 0 d 1 d 11 0 0 0 1 0 0 d 1 d1 0 1 1 1 0 1 d d 01 1 1 1 1 1 d 0 d 00 1 0 d d 1 d d d d1 1 0 d d 1 d d d d无效状态25xQ1nQ0nJ11dddd000J1=X Q0nxQ1nQ0nK110ddddddk1=X26驱动信号及输出信号的真值表输入 现 态 次 态 输出 驱动信号 X Q1n Q0n Q1n+1 Q0n+1 Y D1 D0 0 0 0

16、 0 0 0 0 00 0 1 0 0 0 0 00 1 1 0 0 0 0 01 0 0 0 1 0 0 11 0 1 1 1 0 1 11 1 1 1 1 1 1 10 1 0 d d d d d1 1 0 d d d d d无效状态求方程的方法二求方程的方法二:确定状态方程和输出方程表达式：确定状态方程和输出方程表达式：以以X, Q1n Q2n为输入变量，以为输入变量，以Z,Q1n+1 Q2n+1为输出变量画卡若图为输出变量画卡若图XQ1n0010Q2n0d1dQ2n+1XQ1n0011Q2n0d1dQ1n+1XQ1n0000Q2n1d0dZnnXQQ112 XQn 11nQXZ2 nn

17、XQQ112 XQn 11nQXZ2 求激励方程求激励方程选选D触发器，由触发器，由Qn+1 = D 得：得：D2 = XQ1nD1 = X5. 画逻辑图画逻辑图D1cpQD1cpQXCPZ&129CP1 1= =Q0 0 （当（当FF0 0的的Q0 0由由0101时，时，Q1 1才可能改变状态。）才可能改变状态。）例例6.2.2：试分析图试分析图6.2.7所示的时序逻辑电路所示的时序逻辑电路该电路为异步时序逻辑电路。具体分析如下：该电路为异步时序逻辑电路。具体分析如下：（1 1）写出各逻辑方程式。）写出各逻辑方程式。时钟方程：时钟方程：CP0 0= =CP （时钟脉冲源的上升沿触发。

18、）（时钟脉冲源的上升沿触发。）6.4 异步时序逻辑电路的分析异步时序逻辑电路的分析30输出方程：输出方程：各触发器的驱动方程：各触发器的驱动方程：（3）作状态转换表。）作状态转换表。（2）将各驱动方程代入）将各驱动方程代入D触发器的特性方程，得各触发器的触发器的特性方程，得各触发器的次态方程：次态方程：111nnQDQ 1nnQDQ010 0（CP由由01时此式有效）时此式有效） （Q0由由01时此式有效）时此式有效） 31 （4）作状态转换图、时序图。）作状态转换图、时序图。（5 5）逻辑功能分析）逻辑功能分析 由状态图可知：该电路一共有由状态图可知：该电路一共有4个状态个状态00、01、1

19、0、11，在时钟脉冲作用下，按照减在时钟脉冲作用下，按照减1规律循环变化，所以是一规律循环变化，所以是一个个4进制减法计数器，进制减法计数器，Z是借位信号。是借位信号。Q/0/0/110111000Q/001Z1QCPQ032计数器计数器: 分频、定时、产生节拍脉冲、 序列脉冲。寄存器寄存器：寄存、移位、传输操作。6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路33一一、寄存器和移位寄存器寄存器和移位寄存器集成数码寄存器集成数码寄存器74LSl75 ：1 1、 数码寄存器数码寄存器数码寄存器数码寄存器存储二进制数码的时序电路组件存储二进制数码的时序电路组件1DRC1FFQ01DRC

20、1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q1CPDD3012DD1DR347474LS175175的功能的功能: :RD是异步清零控制端。是异步清零控制端。D0D3是并行数据输入端，是并行数据输入端，CP为时钟脉冲端。为时钟脉冲端。Q0Q3是并行数据输出端。是并行数据输出端。2 2、移位寄存器、移位寄存器 移位寄存器移位寄存器不但可以寄存数码，而且在移位脉冲作用不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动下，寄存器中的数码可根据需要向左或向右移动1 1位。位。1 1单向移位寄存器单向移位寄存器 （1 1）右移寄存器（）右移寄

21、存器（D触发器组成的触发器组成的4 4位右移寄存器）位右移寄存器）右移寄存器的结构特点：右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。左边触发器的输出端接右邻触发器的输入端。QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行输入串行输入串行输出串行输出D0D1D20FF1FF2FF3FF并并 行行 输输 出出D3设移位寄存器的初始状态为设移位寄存器的初始状态为0000，串行输入数码，串行输入数码DI=1101，从高位，从高位到低位依次输入。其到低位依次输入。其状态表如下：状态表如下：QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3C

22、PCRID串行输入串行输入串行输出串行输出D0D1D20FF1FF2FF3FF并并 行行 输输 出出D337右移寄存器的时序图：右移寄存器的时序图： 由于右移寄存器移位的方向为由于右移寄存器移位的方向为DIQ0 0Q1 1Q2 2Q3 3，即由低位向，即由低位向高位移，所以又称为上移寄存器。高位移，所以又称为上移寄存器。在在4 4个移位脉冲作用下，输入的个移位脉冲作用下，输入的4 4位串行数码位串行数码11011101全部存入了寄存器中。全部存入了寄存器中。这种输入方式称为这种输入方式称为串行输入方式串行输入方式。CPQ0Q1Q21234567893QID1110（2 2）左移寄存器）左移寄存

23、器 2 2 双向移位寄存器双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制端将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成便构成既可左移又可右移的双向移位寄存器。既可左移又可右移的双向移位寄存器。左移寄存器的结构特点：左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。右边触发器的输出端接左邻触发器的输入端。1DC1RQ1DQRC1Q1D1DC1C1RQRCPCRD01DFF0FF1FF23FF20并并 行行 输输 出出3QQ1QQID串行输入串行输入串行输出串行输出2D3DRFF1DC13Q&11R1DC12FFQ&11R1DC11FFQ&a

24、mp;11FF&C1R01DQ111 11 11 1QQQQ1302CPCR串行输入串行输入SLD（左移）（左移）串行输入串行输入DSR（右移）（右移）串行输出串行输出DOR（右移）（右移）串行输出串行输出DOL（左移）（左移）移位控制移位控制SS=1S=1：右移：右移S=0S=0：左移：左移并并 行行 输输 出出当当S=1时，时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作；，实现右移操作；其中，其中，DSR为右移串行输入端，为右移串行输入端，DSL为左移串行输入端。为左移串行输入端。当当S=0时，时，D0=Q1、D1=Q2、D2=Q3、D3=DSL，实现左移操作。

25、，实现左移操作。403 3、集成移位寄存器、集成移位寄存器741947419474194为四位双向移位寄存器为四位双向移位寄存器。Q0和和Q3分别是左移和右移时的串行输出端，分别是左移和右移时的串行输出端，Q0、Q1、Q2和和Q3为为并行输出端。并行输出端。DSL 和和DSR分别是左移和右移串行输入。分别是左移和右移串行输入。D0、D1、D2 2和和D3是并行输是并行输入端。入端。41235671516D0D1D2GNDQ3Q2Q1Vcc74194891011121413RD3D0SQ0SRSLS1CPDD0Q1QS3D2D1D0D2Q3Q74194SRDCPSLSR01DD74194的功能表

26、：的功能表：424 4、移位寄存器构成的、移位寄存器构成的环形环形型计数器型计数器 环形计数器的特点：环形计数器的特点： 电路简单，电路简单，N位移位寄存器可以计位移位寄存器可以计N个数，实现模个数，实现模N计数器。状态计数器。状态为为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路的输出端的序号等于计数脉冲的个数，通常不需要译码电路。0Q31000Q0100Q2Q0010100010Q1QS3D2D1D0D2Q3Q74194SRDCPDSLSRD01111000START430Q1QS3D2D1D0D2Q3Q74194SRDCPSLD01111110&1CP例:分析下图功能并画

27、出输出波形.1110011110111101Q0 Q1 Q2 Q3CPQ2Q3Q1Q0四相序列脉冲发生器四相序列脉冲发生器45计数器计数器用以统计输入脉冲用以统计输入脉冲CPCP个数的电路。个数的电路。计数器的分类：计数器的分类：（2 2）按数字的增减趋势可分为加法计数器、减）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。法计数器和可逆计数器。（1 1）按计数进制可分为二进制计数器和非二进）按计数进制可分为二进制计数器和非二进制计数器。制计数器。非二进制计数器中最典型的是十进制计数器。非二进制计数器中最典型的是十进制计数器。（3 3）按计数器中触发器翻转是否与计数脉冲同）按计数器中

28、触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。步分为同步计数器和异步计数器。 二二、计数器计数器461 1、二进制计数器、二进制计数器1.1 1.1 、二进制异步计数器二进制异步计数器 （1 1）二进制异步加法计数器（）二进制异步加法计数器（4 4位）位） 工作原理：工作原理： 4个个JK触发器都接成触发器都接成T触发器。触发器。 每当每当Q2由由1变变0，FF3向相反的状态翻转一次。向相反的状态翻转一次。 每来一个每来一个CP的下降沿时，的下降沿时，FF0向相反的状态翻转一次；向相反的状态翻转一次； 每当每当Q0由由1变变0，FF1向相反的状态翻转一次；向相反的状态翻转一次； 每当

29、每当Q1由由1变变0，FF2向相反的状态翻转一次；向相反的状态翻转一次；T触发器Q(n+1)= Qn1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲计数脉冲清零脉冲清零脉冲QQQQ用用“观察法观察法”作出该电路的时序波形图和状态图。作出该电路的时序波形图和状态图。由时序图可以看出，由时序图可以看出，Q0 0、Ql、Q2 2、Q3 3的周期分别是计数脉冲的周期分别是计数脉冲( (CP) )周期的周期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而计数器也可作为分频器。倍，因而计数器也可作为分频器。CPQ0Q1Q2Q34

30、8（2 2）二进制异步减法计数器）二进制异步减法计数器用用4 4个上升沿触发的个上升沿触发的D触发器组成的触发器组成的4 4位异步二进制减法计数器。位异步二进制减法计数器。工作原理工作原理：D触发器也都接成触发器也都接成T触发器。触发器。 由于是上升沿触发，则应将低位触发器的由于是上升沿触发，则应将低位触发器的Q端与相邻高位触发器的端与相邻高位触发器的时钟脉冲输入端相连，即从时钟脉冲输入端相连，即从Q端取借位信号。端取借位信号。 它也同样具有分频作用。它也同样具有分频作用。C1CPFF31DQ3计数脉冲计数脉冲QRQ31DQQ22FFC1R2Q1DQQ11FFC1R1Q1DQQ00FFC1R0

31、Q清零脉冲清零脉冲CR49二进制异步减法计数器的二进制异步减法计数器的时序波形图和状态图。时序波形图和状态图。在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。为了提高计数速度，可采用同步计数器。 2310QQQ Q0000111111101101110010111001101010000111011001010100001100100001CPQ0Q1Q2Q

32、31.2 1.2 、二进制同步计数器二进制同步计数器（1 1）二进制同步）二进制同步 加法计数器加法计数器由于该计数器的翻由于该计数器的翻转规律性较强，只转规律性较强，只需用需用“观察法观察法”就就可设计出电路：可设计出电路：因为是因为是“同步同步”方式，方式，所以将所有触发器的所以将所有触发器的CPCP端连在一起，接计端连在一起，接计数脉冲。数脉冲。 然后分析状态图，然后分析状态图，选择适当的选择适当的JKJK信号。信号。分析状态图可见：分析状态图可见：FF0 0：每来一个：每来一个CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J0 0= =K0 0=1=1。FF1 1：当：

33、当Q0 0=1=1时，来一个时，来一个CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J1 1= =K1 1= = Q0 0 。FF2 2：当：当Q0 0Q1 1=1=1时，时， 来一个来一个CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J2 2= =K2 2= = Q0 0Q1 1FF3 3： 当当Q0 0Q1 1Q3 3=1=1时，时， 来一个来一个CP，向相反的状态翻转一次。所向相反的状态翻转一次。所以选以选J3 3= =K3 3= = Q0 0Q1 1Q3 311KR3FFC1Q1JRFFQC1C12FFC1CP1RQQ0&21KFF&3清

34、零脉冲清零脉冲1JQ&计数脉冲计数脉冲RQ&1KQ1J11J1KQ0CR（2 2）二进制同步减法计数器）二进制同步减法计数器分析分析4 4位二进制同步减法计数器的状态表，很容易看出，只要将位二进制同步减法计数器的状态表，很容易看出，只要将各触发器的驱动方程改为：各触发器的驱动方程改为：将加法计数器和减法计数器合并起来，并引入一加将加法计数器和减法计数器合并起来，并引入一加/ /减控制信号减控制信号X便构成便构成4 4位二进制同步可逆计数器，各触发器的驱动方程为：位二进制同步可逆计数器，各触发器的驱动方程为：就构成了就构成了4 4位二进制同步减法计数器。位二进制同步减法计数器。w

35、（3 3）二进制同步可逆计数器）二进制同步可逆计数器当控制信号当控制信号X=1时，时，FF1FF3中的各中的各J、K端分别与低位各触发端分别与低位各触发器的器的Q端相连，作加法计数。端相连，作加法计数。作出二进制同步可逆计数器的逻辑图：作出二进制同步可逆计数器的逻辑图：当控制信号当控制信号X=0时，时，FF1FF3中的各中的各J、K端分别与低位各触发器的端分别与低位各触发器的端相连，作减法计数。端相连，作减法计数。实现了可逆计数器的功能。实现了可逆计数器的功能。QQR02Q11JQCRRQFF清零脉冲清零脉冲FFC10C11K1K计数脉冲计数脉冲1K1QC12RCPQ1J1FF1J1J1KQR

36、3C1FF3Q&111111X 加加/ /减减控制信号控制信号1.31.3集成二进制计数器举例集成二进制计数器举例 （1 1）4 4位二进制同步加法计数器位二进制同步加法计数器7416174161RC1&Q1J1K&13Q&Q&RC11J1K&12Q&Q&RC11J1K&11Q&Q&RC11J1K&10Q0D1&1EPET11D2D3DCPLDRDRCO 异步清零。异步清零。w7416174161具有以下功能：具有以下功能： 计数。计数。 同步并行预置数。同步并行预置数。RCO为进位输出端。

37、为进位输出端。 保持。保持。41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCOQCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零清零异步异步同步同步置数置数加法计数加法计数保持保持（2）4位二进制同步可逆计数器位二进制同步可逆计数器74191LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516Vcc741918910111214133D0Q1GNDD1EN D/UQ3Q2QD2LDMAX/MINRCOCP0D2 2、非二进制计数器、非

38、二进制计数器N进制计数器又称模进制计数器又称模N计数器。计数器。当当N=2n时，就是前面讨论的时，就是前面讨论的n位二进制计数器；位二进制计数器；当当N2n时，为非二进制计数器。非二进制计数时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器。器中最常用的是十进制计数器。用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。（1）写出驱动方程：）写出驱动方程：10J10KnnQQJ031nQK01nnQQJ012nnQQK012nnnQQQJ0123n03QK 2.12.1 84218421BCD码同步十进制加法计数器码同步十进制加

39、法计数器QQ1KR1J2QC10C111JFFRQ计数脉冲计数脉冲清零脉冲清零脉冲CR0Q1JRFFQ11KC13FF1KRFFC1CP2Q1Q1K1J3&然后将各驱动方程代入然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：触发器的特性方程，得各触发器的次态方程：（2）转换成次态方程：）转换成次态方程： 先写出先写出JK触发器的特性方程触发器的特性方程nnQQJ013 1 0J10 KnQK01 nnQQJ012 nnQQK012 nnnQQQJ0132 n0QK 3nnnQKQJQ 1nnnnQQKQJQ0000010nnnnnnnnQQQQQQKQJQ1010311

40、1111nnnnnnnnnQQQQQQQKQJQ201201222212nnnnnnnnnQQQQQQQKQJQ303012333313（3）作状态转换表。）作状态转换表。设初态为设初态为Q3 3Q2 2Q1 1Q0 0=0000=0000，代入次态方程进行计算，代入次态方程进行计算，得状态转换表如表得状态转换表如表6.3.56.3.5所示。所示。（4 4）作状态图及时序图。）作状态图及时序图。2310QQQQ0000100001000011000100101001010101100111CPQ0Q1Q2Q312345678910（5）检查电路能否自启动）检查电路能否自启动 用同样的分析的方法

41、分别求出用同样的分析的方法分别求出6种无效状态下的次态，得到完整的种无效状态下的次态，得到完整的状态转换图。可见，该计数器能够自启动。状态转换图。可见，该计数器能够自启动。 由于电路中有由于电路中有4个触发器，它们的状态组合共有个触发器，它们的状态组合共有16种。而在种。而在8421BCD码计数器中只用了码计数器中只用了10种，称为有效状态。其余种，称为有效状态。其余6种状态种状态称为无效状态。称为无效状态。当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，我们就称该电路具有用下，最终进入有效状态，我们就

42、称该电路具有自启动自启动能力能力。2310QQQ Q0000100001000011000100101001010101100111101010111101110011111110有效循环有效循环2.28421BCD码异步十进制加法计数器码异步十进制加法计数器CP2 2= =Q1 1 （当（当FF1 1的的Q1 1由由1010时，时，Q2 2才可能改变状态。）才可能改变状态。）（1 1）写出各逻辑方程式。）写出各逻辑方程式。 CP0 0= =CP （时钟脉冲源的下降沿触发。）（时钟脉冲源的下降沿触发。）CP1 1= =Q0 0 （当（当FF0 0的的Q0 0由由1010时，时，Q1 1才可能改

43、变状态。才可能改变状态。) )CP3 3= =Q0 0 （当（当FF0 0的的Q0 0由由1010时，时，Q3 3才可能改变状态才可能改变状态) )时钟方程：时钟方程：用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲计数脉冲清零脉冲清零脉冲QQQQ&各触发器的驱动方程：各触发器的驱动方程：10J10KnQJ3111K12J12KnnQQJ12313K1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1

44、J0C1RR0FF1JC11KQ31CR计数脉冲计数脉冲清零脉冲清零脉冲QQQQ&（2）将各驱动方程代入）将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：触发器的特性方程，得各触发器的次态方程：10J10KnQJ3111K12J12KnnQQJ12313KnnnnQQKQJQ0000010（CP由10时此式有效） nnnnnQQQKQJQ13111111（Q0由10时此式有效） nnnnQQKQJQ2222212（Q1由10时此式有效） nnnnnnQQQQKQJQ312333313（Q0由10时此式有效） （3）作状态转换表。）作状态转换表。设初态为设初态为Q3Q2Q1Q

45、0=0000，代入次态方程进行计算，得状态转换表。，代入次态方程进行计算，得状态转换表。2.32.3集成十进制计数器举例集成十进制计数器举例（1 1）84218421BCD码同步加法计数器码同步加法计数器74160741603Q2QETCP0D1D2D3DRCO1Q0Q7416041235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCOEPRDDL（2 2）二）二五五十进制异步加法计数器十进制异步加法计数器7429074290二进制计数器的时钟输入端为二进制计数器的时钟输入端为CP1 1，输出端为，输出端为Q0 0；五进制计数

46、器的时钟输入端为五进制计数器的时钟输入端为CP2 2，输出端为，输出端为Q1 1、Q2 2、Q3 3。7429074290包含一个独立的包含一个独立的1 1位二进制计数器和一个独立的异步五进制计数器。位二进制计数器和一个独立的异步五进制计数器。如果将如果将Q0 0与与CP2 2相连，相连，CP1 1作时钟脉冲输入端，作时钟脉冲输入端，Q0 0Q3 3作输出端，则作输出端，则为为84218421BCD码十进制计数器。码十进制计数器。RQC1C1RQC11KCPR1K1J1J1J1J1KQ1KRC1Q&SS&3Q0Q1QQ220(1)R0(2)R9(1)R9(2)1CPR 7429

47、074290的功能：的功能： 异步清零。异步清零。 计数。计数。 异步置数（置异步置数（置9 9）。）。 4123567891011121314GNDVcc74LS2909(1)NC9(2)NC0(1)0(2)21Q3Q0Q1Q2CPCPRRRR3 3、集成计数器的应用、集成计数器的应用（1 1）同步级联。）同步级联。例：用两片例：用两片4 4位二进制加法计数器位二进制加法计数器7416174161采用同步级联方式构成的采用同步级联方式构成的8 8位位二进制同步加法计数器，模为二进制同步加法计数器，模为161616=25616=256。1 1计数器的级联计数器的级联3Q2QETCP0D1D2D

48、3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(2)L21ETQDQR2DEP111计数脉冲计数脉冲清零脉冲清零脉冲0132Q Q Q Q4576Q Q Q Q（2 2）异步级联）异步级联 例：用两片例：用两片74191采用异步级联方式构成采用异步级联方式构成8位二进制位二进制异步可逆计数器。异步可逆计数器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(2)LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(1)计数脉冲计数脉冲D/UENL0132QQ Q QQ6Q7Q4Q5D（3）用

49、计数器的输出端作进位）用计数器的输出端作进位/借位端借位端有的集成计数器没有进位有的集成计数器没有进位/借位输出端，这时可根据具体情况，借位输出端，这时可根据具体情况，用计数器的输出信号用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位产生一个进位/借位。借位。例：如用两片例：如用两片74290采用异步级联方式组成的二位采用异步级联方式组成的二位8421BCD码十进制加法码十进制加法计数器。计数器。 模为模为1010=1003Q2Q1Q0Q74290(1)CP1CP2R0(2)R0(1)R9(1) 9(2)RQ0Q12QQ374290(2)CP1CP20(2)RR0(1)9(1)RR9(2)

50、计数脉冲计数脉冲置数脉冲置数脉冲清零脉冲清零脉冲个位输出个位输出十位输出十位输出01Q2QQ3Q01Q2QQ3Q2 2组成任意进制计数器组成任意进制计数器（1）异步清零法）异步清零法 异步清零法适用于具有异步清零端的集成计数器。异步清零法适用于具有异步清零端的集成计数器。例：用集成计数器例：用集成计数器74160和与非门组成的和与非门组成的6进制计数器。进制计数器。Q0Q0000Q00010100001100102100101100101100010111Q3QDQ1074160Q32Q3DETQ10Q211CPLD31DQEPQ计数脉冲计数脉冲RCO20DRD&（2）同步清零法）同步

51、清零法同步清零法适用于具有同步清零端的集成计数器。同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器例：用集成计数器74163和与非门组成的和与非门组成的6进制计数器。进制计数器。3Q0010000000011Q0001Q1Q010020101QDRETEP74163DRCO33QD211QL010QDCPDD1计数脉冲计数脉冲2&013 2Q Q Q Q（3）异步预置数法）异步预置数法异步预置数法适用于具有异步预置端的集成计数器。异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器例：用集成计数器74191和与非门组成的余和与非门组成的余3码码10进制计数器。进制

52、计数器。011001101001101002Q11011QQQ3010101111001011010001010LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419100计数脉冲计数脉冲&Q30QQ21Q1100（4）同步预置数法）同步预置数法同步预置数法适用于具有同步预置端的集成计数器。同步预置数法适用于具有同步预置端的集成计数器。例：用集成计数器例：用集成计数器74160和与非门组成的和与非门组成的7进制计数器。进制计数器。3Q0101000110111Q0100Q1Q1000210010110QDRETEP74160DRCO33QD211QL010QDC

53、PDD1计数脉冲计数脉冲200111Q30QQ21Q例例6.3.16.3.1 用用7416074160组成组成4848进制计数器。进制计数器。先将两芯片采用同步级联方式连接成先将两芯片采用同步级联方式连接成100100进制计数器，进制计数器， 然后再用异步清零法组成了然后再用异步清零法组成了4848进制计数器。进制计数器。解：解：因为因为N4848，而，而7416074160为模为模1010计数器，所以要用两片计数器，所以要用两片7416074160构成构成此计数器。此计数器。3Q2QETCP0D1D2D3DRCO1Q0Q74160(1)EPRD DLD13DD3DCPQ Q00RCO7416

54、0(2)L21ETQDQR2DEP1计数脉冲计数脉冲&113 3组成分频器组成分频器前面提到，模前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频计数器进位输出端输出脉冲的频率是输入脉冲频率的率的1/1/N，因此可用模，因此可用模N计数器组成计数器组成N分频器。分频器。解：解： 因为因为32768=232768=21515，经，经1515级二分频，就可获得频率为级二分频，就可获得频率为1 1Hz的脉冲的脉冲信号。因此将四片信号。因此将四片7416174161级联，从高位片（级联，从高位片（4 4）的）的Q2 2输出即可。输出即可。例例6.3.26.3.2 某石英晶体振荡器输出脉冲信号的频率为某石英晶体振荡器输出脉冲信号的频率为3276832768Hz，用，用7416174161组成分频器，将其分频为频率为组成分频器，将其分频为频率为1 1Hz的脉冲信号。的