第章宏模块库

1、整理ppt3/22/20221整理ppt3/22/202227.1 LPM计数器模块调用（宏应从魔术棒加入，否则无功能程序）定制过程！整理ppt3/22/202237.1.2 LPM计数器程序与参数传递语句整理ppt3/22/202247.1 LPM计数器模块调用7.1.2 LPM计数器程序与参数传递语句整理ppt整理ppt整理ppt整理ppt以译码器为例仿真以译码器为例仿真整理ppt以锁相环为例以锁相环为例整理ppt建立时钟1.注意：复位是低电平有效高电平锁定耗时4个时钟才能建立输出时钟整理ppt建立时钟1.相位锁相环相位锁相环选择整理ppt整理ppt时钟2的建立整理ppt整理ppt还有NC

2、O数控振荡器，但需要购买整理pptmodule PLL_Top( clk,button,clk_reg,s_clk_reg,q_clk_reg,s_clk,q_clk,trig_clk );inputclk, button;outputs_clk, s_clk_reg;outputq_clk, q_clk_reg; output trig_clk, clk_reg; MyPLL m1 (.inclk0(clk), .c0(s_clk), .c1(q_clk), .c2(trig_clk); MyPLLReg m2 (.trig_clk(trig_clk), .clk(clk), .button

3、(button), .s_clk(s_clk), .q_clk(q_clk), .clk_reg(clk_reg), .s_clk_reg(s_clk_reg), .q_clk_reg(q_clk_reg); endmodule整理pptmodule MyPLLReg(trig_clk, / from PLL output c2 (100Mhz)clk, / from PCB clock (50Mhz)button, / reset signal for registerss_clk, / from PLL output c0 (12.5Mhz)q_clk, / from PLL output

4、 c1 (25Mhz)clk_reg,s_clk_reg,q_clk_reg); input button; input trig_clk;input clk;input s_clk,q_clk;output clk_reg, s_clk_reg, q_clk_reg; reg clk_reg, s_clk_reg, q_clk_reg;always (posedge s_clk) if(!button) s_clk_reg = 0; else s_clk_reg = s_clk_reg;always (posedge q_clk) if (!button) q_clk_reg = 0; else q_clk_reg = q_clk_reg;always (posedge trig_clk) if (!button) clk_reg = 0; else clk_reg = clk; endmodule整理ppt整理ppt建立一个乘法器整理ppt整理ppt整理ppt整