数字逻辑电路与系统设计习题答案

1、第 1 章习题及解答1.1 将以下二进制数转换为等值的十进制数。1 11011 2210010111231101101 2411111111250.1001 260.0111 2711.001 28101011.11001 2题 1.1解：1 11011 2 =2710210010111 2=1511031101101 2= 1 0910411111111 2=2551050.1001 2 =0.5625 1060.0111 2 =0.4375 10711.001 2=3.125108101011.110012 =43.78125101.3 将以下二进制数转换为等值的十六进制数和八进制数。1

2、1010111 221101110112310110.011010 24101100.110011 2题 1.3解：1 1010111 2 =5716=127 821100110102 =19A16 =6328310110.111010 2 =16.E816 =26.7284101100.01100001 2 =2C.6116 =54.302 81.5将以下十进制数表示为 8421BCD码。1 43 10295.1210367.58 10 4932.1 10题 1.5解：1 43 10= 01000011 8421BCD295.1210 =10010101.00010010 8421BCD36

3、7.58 10 =01100111.01011000 8421BCD4932.1 108421BCD1.7 将以下有符号的十进制数表示成补码形式的有符号二进制数。1 +132 - 9 3 +34 - 8题1.7解:1+13 =0110123+3 = 00011 22-9 = 1011124-8= 1100021ABBAB A B2A BCABAC3ABCABC4ABACAB AC题1.9解：1证明 AB B AB A B1.9用真值表证明以下各式相等。ABAB B ABA B00000111101111112(3)证明A B CABACABCA BCABAC000000010001000011

4、0010000101111101111100证明AB CABCABCABCAB C00011001000101101100100001010011011111004证明 AB AC AB ACABCAB ACAB AC00011001000101101100100111011111000111001.11用逻辑代数公式将以下逻辑函数化成最简与或表达式。1FABACBCACD2FAAC ACDD3FBDDDBC AD B4FABC；ADBC D5FACBCB AC6FAB BC题1.11解:1FABACBCACDABC2FAAC ACDDACD3FBDDDBC ADBDAB BC4FABC；AD

5、BC DABCD5FACBCB ACACBC6FAB BCABBCAC或 AB BC AC1.13用卡诺图将以下逻辑函数化成最简与或表达式。1F A BCD ABC ACD 且 AB CD 02F AC AB且A, B,C不能同时为0或同时为13F A,B,C m3,5,6,7 d 2,44F A,B,C,Dm 0,4,6,8,13 d 1,2,3,9,10,115F A,B,C, Dm 0,1,8,10 d 2,3,4,5,116F A,B,C,Dm 3,5,8,9,10,12 d 0,1,2,13题1.13解:1FA B CD ABC ACD且 AB CD 0F B AD AC2F AC

6、AB且A, B,C不能同时为0或同时为1F B C3F A,B,C m 3,5,6,7 d 2,4FAB4F A,B,C,D m 0,4,6,8,13 d 1,2,3,9,10,11F AD ACD B5F A,B,C, Dm 0,1,8,10 d 2,3,4,5,11F BD AB 或 F BD AC6F A,B,C,Dm 3,5,8,9,10,12 d 0,1,2,13F BD AB CD AC或非式。1F ABC BC2F ACA B CAB C3f abC Bc d Abd4F(A,B,C,D) m 0,2,3,8,9,10,11,13题1.15解：1F ABC BCFBCACB C

7、或F B C B C A B2F ACA B CAB CFBCACABC3F A,B,C,D m 0,1,8,9,10FBCDAC4F(A,B,C,D) m 0,2,3,8,9,10,11,13FACDBCB D第2章习题及解答2.1判断图P2.1所示电路中各三极管的工作状态，并求出基极和集电极的电流及电压。题2.1解：(a) 三极管为放大状态；设 Vces 0.3V有：IB 6 07 0.106mA IC 0.106 50 5.3mA 50VB 0.7VVC 6.7V(b) 三极管为饱和状态；V 0.7VVcVces0.3VIB 警 0-177mAIc6 0.331.9mA2.3试画出图P2

8、.3中各门电路的输出波形，输入A、B的波形如图中所示。题2.3解:T A0_> t八B0_*=-* t图 P2.3ttttt2.5指出图P2.5中各TTL门电路的输出为什么状态高电、低电平或高阻态？FiViL10kVlHF251jLV CCVlLVcc _&vENF5V CC10kVcc &寸ENF6Vcc图 P2.5题2.5解:Fi 0 ； F21； F31 ； F40 ；F5为高阻；F6为高阻；F71 ； F8才能得到所示的输出逻辑表达式。2.7在图P2.7各电路中，每个输入端应怎样连接,F1 A B&> 13 F3AB CDA B图 P2.7题2.7解

9、：F,A BF3 AB CDA B2.9试写出图P2.9所示CMO电路的输出逻辑表达式。1r3I tA B(a)题2.9解：(b)图 P2.9F1 A B A B ； F2ABAB2.11试写出图P2.11中各NM0$1电路的输出逻辑表达式。题2.11解:片 A O B ； F2 ABC ； F3 E B D A C E AB CD 试说明以下各种门电路中哪些可以将输出端并联使用(输入端的状态不一定相同)。(1)具有推拉式输出级的 TTL电路；TTL电路的0C门；(3)TTL电路的三态输出门；普通的CM0S1;(5) 漏极开路输出的 CM0S1;(6) CM0S电路的三态输出门。题2.13解：

10、(1)、4不可以；2、3、5、6可以。第3章习题及解答3.1分析图P3.1所示电路的逻辑功能，写出输出逻辑表达式，列出真值表，说明电路完成何种逻辑功能。ABF题3.1解：根据题意可写出输出逻辑表达式，并列写真值表为:BFF AB ABA001该电路完成同或功能0101001113.2分析图P3.3所示电路的逻辑功能，写出输出F1和F2的逻辑表达式，列出真值表，说明电路完成什么逻辑功能。ABC图 P3.3题3.3解：根据题意可写出输出逻辑表达式为:F1 A B C F2 AB BC AC列写真值表为：ABCF1F20000000110010100110110010101011100111111该

11、电路构成了一个全加器。3.5写出图P3.5所示电路的逻辑函数表达式，其中以S3、S、Si、So作为控制信号，A, B作为数据输入，列表说明输出Y在S3So作用下与A、B的关系。ftYS图 P3.5题3.5解：由逻辑图可写出 Y的逻辑表达式为:Y S,AB S2ABS0B A图中的S3、S2、S1、So作为控制信号，用以选通待传送数据 A B,两类信号作用不同， 分析中应区别开来，否那么得不出正确结果。由于S3、S2、Si、So共有16种取值组合，因此输出Y和A、B之间应有16种函数关系。列表如下：VY0 0 0 0A苇AL 00 0AB饕it启丽數0 I) o 1A+ R鬲J舁成函Itonio

12、-A + E10 101Cl1當1洁吐10 11AB与非遽施0 10 0AB与昶111000M0 1 o 寒田吊孰1 J 0 1AB带止a国数Olio同咗函林1)10A+B0 1 1 JA+Bj1 .'1UJ :A3.7 设计一个含三台设备工作的故障显示器。要求如下：三台设备都正常工作时，绿灯亮;仅一台设备发生故障时，黄灯亮；两台或两台以上设备同时发生故障时，红灯亮。题3.7解：设三台设备为 A、B、C,正常工作时为1，出现故障时为0；Fi为绿灯、F2为黄灯、F3为红灯，灯亮为1,灯灭为0。根据题意可列写真值表为:F1F2F3000001001001010001011010100001

13、101010110010111100求得Fl、F2、F3的逻辑表达式分别为：F, ABC; F2 ABC ABC ABC; F3 AB BC AC根据逻辑表达式可画出电路图图略。3.9 设计一个组合逻辑电路，该电路有三个输入信号ABC三个输出信号 XYZ，输入和输出信号均代表一个三位的二进制数。电路完成如下功能：当输入信号的数值为 0, 1，2，3时，输出是一个比输入大 1的数值；当输入信号的数值为 4, 5，6，7时，输出是一个比输入小 1的数值。题3.9解：根据题意可列写真值表为：ABCXYZ000001001010010011011100100011101100110101111110写

14、出逻辑表达式为:X AB BC AC Y A B C根据逻辑表达式可画出电路图图略。X及输出Y均为三位二进制数，要求:3.11 试用与非门设计一个组合电路，该电路的输入当 0W XW 3 时，Y=X;当 4 < XW 6 时，Y=X+1,且 X> 6。题3.11解：因为X和Y均为三位二进制数，所以设X 为 X2X1X0 , Y 为 丫2丫1丫0，其中 X2 和y2为高位。根据题意可以列写真值表如下:X2XiX0y2yiy。00000000i00i0i00i00ii0iii00i0ii0iii0ii0iiiiiiXXX化简后得到丫2丫1丫0分别为y2X2yixiX2X0因为要用与非门

15、电路实现，所以将y2yiy0写成与非一与非式:yiXiX2X0XiX2X0yo X2 Xo X2 Xo Xo X2X0 X2 X2X0根据逻辑表达式可画出电路图图略。3.i3设A和B分别为一个2位二进制数，试用门电路设计一个可以实现丫=从B的算术运算电路。题3.i3解：根据题意设 A=a iao;B=b ibo;Y=y 3y2yiyo,列出真值表为aia0biboy3y2yiyOaiaobiboy3y2yiyo00000000i0000000000i0000i00i00i000i00000i0i00i0000ii0000i0ii0ii00i000000ii0000000i0i000iii0i0

16、0ii0ii000i0iii00ii00iii00iiiiiii00i分别求出y3,y2,yi,yo的表达式为:y3aia0b1b0y2ab a°boyiaibo aob|ao b| a-jboyoaobo根据逻辑表达式可画出电路图图略。3.15 判断逻辑函数F ABD BD ABCABC ,当输入变量ABCD按0110 1100,11111010,00110110 变化时,是否存在静态功能冒险。题3.15解:画出逻辑函数F的卡诺图如下列图:CDAB 00011110000111101111111111可以看出当输入变量 ABCD从0110变化到1100时会经历两条途径，即3从 00

17、11 到 0110 经历的两条途径 001100100110 和 001101110110,都会产生0冒险。第4章习题及解答4.1 用门电路设计一个 4线一2线二进制优先编码器。编码器输入为 A3A2A1A0，A3优先级最高，A0优先级最低，输入信号低电平有效。输出为Y1Y0，反码输出。电路要求加一一 G输出端，以指示最低优先级信号A0输入有效。题4.1解：根据题意，可列出真值表，求表达式，画出电路图。其真值表、表达式和电路图如图题解4.1所示。由真值表可知 G A3A2A1A0。A3 A2 A1A0Y1 Y0G0 0 0 00 0 00 0 0 10 0 00 0 1 00 0 00 0 1

18、 10 0 00 1 0 00 0 00 1 0 10 0 00 1 1 00 0 00 1 1 10 0 01 0 0 00 1 01 0 0 10 1 01 0 1 00 1 01 0 1 10 1 01 1 0 01 0 01 1 0 11 0 01 1 1 01 1 11 1 1 11 1 0(a)真值表000000000011110000011 1A00 01 11 101 0YoA3A2A3A1A3A2A0Y1Y0(b)求输岀表达式(c)编码器电路图图题解4.1试用3线一8线译码器74138扩展为5线一32线译码器。译码器74138逻辑符号如图4.16a所示。题4.3解：5线一32

19、线译码器电路如图题解4.3所示。图题解4.374138功能表如表4.6所示。写出图P所示电路输出Fl和F2的最简逻辑表达式。译码器ABCFiF2图 P4.5由题图可得：Fi(C,B,A)m(0,2,4,6) AF2(C,B,A)m(1,3,5,7)A试用一片4线一16线译码器74154和与非门设计能将 8421BCD码转换为格雷码的代码转解：设4位二进制码为换器。译码器74154的逻辑符号如下图。B3B2B1B0，4位格雷码为R3R2RR0。根据两码之间的关系可得:R3( B3 > B2 > B1> Bo)m(8 15) B3R1(B3 , B2, B1, Bo )R0( B

20、3 > B2 > B1, Bo)m(4 11) m4m5m6m7m8m9 m1om11m(25,1013) m2 m3m4m5m1om11m12mi3m(1,2,5,6,9,10,13,14)m1 m2 m5 m6m9 m1om13m14那么将译码器74154使能端均接低电平，码输入端从高位到低位分别接B3、B2、BBo，根据上述表达式，在译码器后加3个8输入端与非门，可得R2、R、R3可直接输出。图略8选1数据选择器74151实现以下逻辑函数。74151逻辑符号如图4.37a所示。f(a,b,c)m(2,4,5,7)f(a,b,c)M (0,6,7)F(A, B,C)(A B)(

21、B C)F(A, B,C,D)BC ACD ACDABcd abcdf(a,b,c,d)m(0,2,3,5,6,7,8,9)d(10-15)题4.9解：如将A、B、C按上下位顺序分别连接到数据选择器74151的地址码输入端，将数据选择器的输出作为函数值F。那么对各题，数据选择器的数据输入端信号分别为：注意,数据选择器的选通控制端 ST必须接有效电平，图略D0 D1D3D60, D2D4D5D71Do D6D70, D1D2D 3D4D51D0 D2D3D60, D1D4D5D71D0D5D,D1D4D, D2D61, D3D70Do D,D2D, D1D3D41, D5D6 D70或14.11

22、图P4.11为4线-2线优先编码器逻辑符号，其功能见图4.3 a真值表。试用两个4线-2线优先编码器、两个2选1数据选择器和一个非门和一个与门，设计一个带无信号编码输入标志的8线-3线优先编码器。AoAiEO题4.11解：由图4.3a真值表可见,当编码器无信号输入时， EO 1，因此可以利用 EO的状态来判断扩展电路中哪一个芯片有编码信号输入。所设计电路如图题解4.11所示,由电路可见，当高位编码器2的EO 0时，表示高位编码器2有编码信号输入,应选通数据选择器的 0通道，将高位编码器2的码送到丫丫,端;当高位编码器2的EO 1时，表示高位编码器2无编码信号输入，而低位编码器1有可能有编码信号

23、输入，也可能无编码信号输入，那么将低位编码器1的码送到丫丫0端当无编码信号输入输入时，丫丫。00。编码器输出的最高位码，由高位编码器2的EO信号取反获得。由电路可见， EOy 1表示无编码信号输入。EOy丫0Y丫2图题解4.114.13 试用一片3线一8线译码器74138和两个与非门实现一位全加器。译码器 74138功能表如所示。题4.13解：全加器的输出逻辑表达式为:S(A,Bi,GJ (ABi ABJG1(AB ABJEm(1,2,4,7)G(A,B,Ci1)(AB ABJG1ABim(3,5,6,7)式中，A、Bi为两本位加数， C 1为低位向本位的进位，s为本位和，Ci为本位向高位的进

24、位。根据表达式，所设计电路如图题解4.13所示。C1SiCi图题解4.134.15 写出图P所示电路的输出最小项之和表达式。ab1F(a,b,c,d)图 P4.15题 4.15 解：S (ab ab)CI (ab ab)CI ab abCO (ab ab)CI ab a b ab = a bD0 S CO (ab ab) (a b ab)D1 D0 D2 COD3 COF (a,b, c, d) m(1,3,5,6,9,10,12,14)4. 17试完善图4.47所示电路设计，使电路输出为带符号的二进制原码。题4.17解：由于加减器的输入均为二进制正数，所以，当S 1电路作加法时，输出一定为正

25、，这时C4表示进位。当S 0时，电路作减法运算，电路实现(P)2 (Q)2功能。由例 4.15分析可知，当(P)2 (Q)2 0时，C4 1，电路输出 0冷1即为原码；当(P)2 (Q)2 0时，C4 0,应将电路输出Y4YY2Y1取码，使其成为原码。设电路符号位为F，进位位为Z5 ,可写出F和Y5的表达式为题解4.17所示。F SC4, Y5 SC4。当F 1时，须对YYzY取码。所设计电路如图EN MIUXQiQ2Q3Q4'l1'l17415774837483PiP2P3P4cAB1 2 0341 2 44rrY3y412 3 4212 3 4coG1图题解4.17*4.1

26、9试用两片4位二进制加法器 7483和门电路设计一个 8421BCD码减法器，要求电路输 出为带符号的二进制原码。7483的逻辑符号如图4.46(b)所示。提示：BCD码减法和二进制减法类似，也是用补码相加的方法实现，但这里的补码应是10的补，而不是2的补。求补电路可用门电路实现题4.19解：解题思路 首先利用两片4位二进制加法器 7483和门电路设计一个 BCD码加 法器见例4.16。由于用加法器实现减法运算，须对输入的减数取10的补，另外，还须根据BCD码加法器的进位信号的状态来决定是否对BCD码加法器输出信号进行取补。所设计的电路框如图题解 4.19所示。图中，A为被减数，B为减数，Y为

27、差的原码，G为符号位。 com10s为求10的补码电路，该电路可根据10的补码定义，通过列真值表，求逻辑表达式，然后用门电路或中规模组合电路如译码器实现。bcdsum为BCD码加法器，可利用例4.16结果，也可自行设计。selcom10s为判断求补电路，当 bcdsum输出进位信号 C为1时， 表示结果为正，Y S ;当C为0时，表示结果为负，Y应是S的10的补码，利用com10s电路和数据选择器，很容易完成该电路设计。电路详解略图题解4.194.23试用一片双4选1数据选择器74HC4539和一片3线-8线译码器74138构成一个3位 并行数码比拟器。要求：电路输入为两个3位二进制数，输出为

28、 1位，当输入两数相同时，输出为0,不同时输出为1。数据选择器74HC4539功能表见图4.34(b)所示， 译码器74138功能表如表4.6所示。题4.23解：首先将双4选1数据选择器74HC4539连接成8选1数据选择器，如图4.36所 示。8选1数据选择器和3线-8线译码器74138构成的并行数码比拟器如图题解 4.23所示。 图中，A A2A1A0和B B2B1B0为两个需比拟的二进制数， A被加到数据选择器的地址输入端，B被加到译码器的输入端，容易看出，当A2A,Ad B2B1 B0时，数据选择器的输出F 0 ；当 A2 Ai Ao B2B1B0 时，F 1。ENMUXB0一B1 一

29、B2 BIN/OCT011224340 12AAAA 二or-01Y2345&EN 67图题解4.234.25试用一片4位数值比拟器 74HC85构成一个数值范围指示器，其输入变量ABCD为8421BCD码，用以表示一位十进制数 X。当X 5时，该指示器输出为1。否那么输出为0。74HC85功能表如表4.15所示。题4.25解：该题最简单的解法是利用4位数值比拟器74HC85将输入的8421BCD码与4比拟，电路图如图题解4.25所示。Ao AiA2A30010+ F图题解4.254.27试用4位数值比拟器74HC85和逻辑门，设计一个能同时对 3个4位二进制数进行比拟 的数值比拟器，

30、使该比拟器的输出满足以下真值表要求(设3个二进制分别为：X (X3X2XiX°)2, Y (丫3丫2%丫0)2, z (Z3Z2Z1Z0L。 74HC85功能表如表 4.15 所示。表 P4.27条件f。f1f2f3f4f5f6f7X Y Z10000000X Z Y01000000Y X Z00100000Y Z X00010000Z X Y00001000Z Y X00000100X Y Z00000010其它情况00000001题4.27解：首先用3个数值比拟器74HC85分别完成X和Y、X和Z、Y和Z之间的比拟,比拟的结果有3组，分别是F(X Y)，F(X Y)，F(X Y)

31、 ； F(X Z)，F(X Z) ， F(X Z)；F(Y Z) ，F(Y Z)，F(YZ)。利用这3组结果，根据题目要求，加8个门电路，可完成电路设计。电路图如图题解4.27所示。fof6Zoy3X3X3Xoy3yoy0Z3XoZ3图题解4.27试用两片74HC382ALU芯片连成8位减法器电路。74HC382的逻辑符号和功能表如图4.65所示。题4.29解：两片74HC382ALU芯片连成8位减法器电路如图题解 4.29所示。图中ALU 1 为低位芯片，ALU 2为高位芯片，要实现减法运算，选择码S2SSo必须为001，低位芯片的Cn输入必须为0。AOA 乓A30 120 12 3 B B

32、 B B0 12 3FNC3 5 6 7 4 5 6 7 AAAA BBBBN+4VR图题解 4.29习题5.1请根据图P5.1所示的状态表画出相应的状态图，其中X为外部输入信号，Z为外部输出信号，A、B、C、D是时序电路的四种状态。0101AD/1B/0AD/0B/0BD/1C/0BC/0B/0CD/1A/0CB/0C/0DB/1C/0DB/1C/0图 P5.1图 P5.2题5.1解：5.3在图5.4所示RS锁存器中，S和R端的波形如图P5.3所示，试画出Q和Q对应的输出波形。图p题5.3解：11Ii! 1iiS1Q iii iI !Q图题解5.5在图5.10所示的门控D锁存器中，C和D端的

33、波形如图P5.5所示，试画出Q和Q对应的输出波形。1DL图P题5.5解:° n iIIii1L1 1 Q1II-0 4qiI图5.7主从RS触发器的逻辑符号和 CLK、S、R端的波形如图P5.7所示，试画出 Q端对应的波形设触发器的初始状态为0S1SQ_CLK C1R1R8CLKSR(b)图题5.7解:CLKSRQ5.9图P5.9为由两个门控RS锁存器构成的某种主从结构触发器，试分析该触发器逻辑功能,要求：1列出特性表；2写出特性方程；3画出状态转换图；4画出状态转换图。图题5.9解：1特性表为:CL KXYQnQn+1XXXXQn1100000011-TL0-TL0100110-T

34、L1100JT_1101JX_n_10110J匚1112特性方程为：Qn 1 XQn YQn3状态转换图为：X=1Y= XX= XY=0图题解5.9 3 4该电路是一个下降边沿有效的主从JK触发器。5.11在图P5.11 a中，FFi和FF2均为负边沿型触发器，试根据P5.11 b所示CLK和X信号波形，画出 Q1、Q2的波形设FF1、FF2的初始状态均为0。CLK X(b)图题5.11解:CLKXTQ1图1及Q2端的输出波形设各触发器的初始状态均为0。题5.13解:CLKQ2 :5.15试用边沿D触发器构成边沿 T触发器。题5.15解：D触发器的特性方程为：Qn 1 DT触发器的特性方程为：

35、Qn 1 T Qn所以，D T Qn分析图P5.17所示的电路，要求：1写出各触发器的驱动方程和输出方程;2写出各触发器的状态方程；3列出状态表；4画出状态转换图。CLKX图题5.17解:1驱动方程为:Jo XQ：Ko 1 ；FF1FF2-1JQQ11JQ-0 C1> C1-1KQ511K图Ji XQ0KiX ；输出方程为：Z XQi2各触发器的状态方程分别为:Q011 XQnQ0 ；QinXQ0 Q XQn3状态表为:4状态转换图为:XQ1nQonQ1n+1Q0n+1Z0 0 00 000 0 10 000 1 00 000 1 10 001 0 00 101 0 11 001 1 0

36、1 011 1 11 01QiQoX/Z图题解5.17 4分析图P5.19所示的电路，要求：1写出各触发器的驱动方程；2写出各触发器的状态方程；3列出状态表；4画出状态转换图要求画成Q3Q2QL。图题5.19解：1驱动方程为：J1K1 1 .J2 oxK2 q；.J3Q2Q1nK3Q；1 ；2各触发器的状态方程分别为：Q； 1Q1n ；Q；1OWq/Q2Q1n ；Q311Q3Q1n ；3状态表为:Q3nQ2nQ1nQ3n+1Q2n+1Q1n+10000010010100100110111001001011010001101111110004状态转换图为：Q3Q2Q1 :T OH-100-101

37、图题解5.19 45.21以下列图是某时序电路的状态图，该电路是由两个 D触发器FF1和FFo组成的，试求出这两个触发器的输入信号 D1和Do的表达式。图中 A为输入变量。图题5.21 解:所以，这两个触发器的输入信号 Di和Do的表达式分别为:Di A Qn Q01Do AQin AQ015.23试用JK触发器和少量门设计一个模6可逆同步计数器。计数器受 X输入信号控制,当X=0时，计数器做加法计数；当题5.23解：由题意可得如下的状态图和状态表:X=1时，计数器做减法计数。别离Q； 1、Q： 1、Q011的卡诺图,X0er1er1sr1000000100010100010011001110

38、0010010101010000110XXX0111XXX1000101100100010100011011010110001111011001110XXX1111XXX000000000DO100101J)0X0100XyU110XX11nC3X11T0X1110XX10000ID00w0101丿00I】Q； 1Q； 1Q0 1Q；1Xq/qO1 XQ：Q0 Q2 XQon XQ0 Q2Qin 1Q011XQ2Q01 XQ；Qon Qin XQ0XQ0 Qi所以,JiJ0xQ；Q； XQinQ(nn nn nXQ2Q0 xq2QoKo iK2KiXQ； XQon X Q0X Q0 XQon

39、X Q01电路能自启动。图略注：答案不唯一 第6章题解:JK触发器和门电路设计一个异步余6.1试用4个带异步清零和置数输入端的负边沿触发型 3BCD码计数器。题6.i 解：余3BCD码计数器计数规那么为：OOIIt0i00宀宀ii00OOii，由于采用6.i异步清零和置数，故计数器应在iiOi时产生清零和置数信号，所设计的电路如图题解所示。3图题解6.i6.3试用D触发器和门电路设计一个同步4位格雷码计数器。题6.3解：根据格雷码计数规那么，计数器的状态方程和驱动方程为Q31 iD3Q；QnQ；Qn Q；QinQnq21D2Q；Q0Q；Qin Q31QinQonQin iDiQinQonq31

40、q2q(? Q3 Q；Q；qO1DoQ；Q；Qin Q31Q21Qin Q31Q21Qin QQQ；按方程画出电路图即可，图略。6.5试用4位同步二进制计数器74i63实现十二进制计数器。74i63功能表如表6.4所示。题6.5解：可采取同步清零法实现。电路如图题解6.5所示。图题解6.56.7试用4位同步二进制计数器 74163和门电路设计一个编码可控计数器， 当输入控制变 量M=0时，电路为8421BCD码十进制计数器，M=1时电路为5421BCD码十进制计数器， 5421BCD码计数器状态图如以下列图 P6.7所示。74163功能表如表6.4所示。Q3Q2Q1Q00000 一 0001

41、一 0010 一 0011 一 0100fI1100 1011 1010 1001 1000图 P 6.7题6.7解：实现8421BCD码计数器，可采取同步清零法；5421BCD码计数器可采取置数法实现，分析5421BCD码计数规那么可知，当Q21时需置数，应置入的数为：D3D2D1D0 Q3OOO。参加控制信号 M,即可完成电路设计。电路如图题解6.7所示。1CLK0 0 0M图题解6.76.9试用同步十进制计数器74160和必要的门电路设计一个365进制计数器。要求各位之间为十进制关系。74160功能表如表6.6所示。题6.9解：用3片74160构成3位十进制计数器，通过反应置数法，完成3

42、65进制计数器设计。电路如图题解 6.9所示。图题解6.9卜进制优先编码器74147和同步十进制计数器74160组成的可控制分频器。CLK端输入脉冲的频率为 10KHz，试说明当输入控制信号 A，B，C，D，E, F，G，H，I分别为低电平时，Y端输出的脉冲频率各为多少。优先编码器74147功能表如表4.4所示，74160功能表如表 6.6所示。HPRI /BCD74147CLK题6.11 解：当AABCDEFGHI1234567891248ENTCTR DIV 10TC=9ENP74160LD> CCLR111 I 1D3D 0 D1 D 2> CQ筑 QQ2图 P6.110时，74160构成模9计数器,Y端输出频率为当B0时，74160构成模当C0时，74160构成模当D0时,74160构成模当E0时，74160构成模当F0时，74160构成模当G0时，74160构成模8计数器,7计数器,6计数器,5计数器,4计数器,3计数器,丫端输出频率为丫端输出频率为丫端输出频率为丫端输出频率为丫端输出频率为丫端输出频率为10KHz ；910KHz ；810K