数据通路实验报告

1、数据通路实验报告数据通路实验报告一实验概述 。1. 数据通路的设计原则 。数据通路的设计直接影响到控制器的设计，同时也影响到数字系统的速度指标和成本 。一般来说 ，处理速度快的数字系统，其中独立传递信息的通路较多。当然 ，独立数据传送通路的数量增加势必提高控制器设计复杂度。因此，在满足速度指标的前提下，为使数字系统结构尽量简单，一般 小型系统中多采用单 一总线结构 。在较大系统中可采用双总线结构或者三线结构。2. 数据通路的结构 。 算术逻辑单元 ALU ：有 S3,S2,S1,S0,M,CN 等 6 个控制端 ，用于选择运算类型。暂存器 A 和 B：保存通用寄存器组读出的数据或BUS 上来的

2、数据 。通用寄存器组 R：暂时保存运算器单元ALU 算出的结果 。寄存器 C：保存 ALU 运算产生的进位信号。RAM 随机读写存储器 ：受读 /写操作以及时钟信号等控制。 MAR ： RAM 的专用地址寄存器 ，寄存器的长度决定 RAM 的容量 。 IR ：专用寄存器 ，可存放由 RAM 读出的 一个特殊数据 。控制器 ：用来产生数据通路中的所有控制信号，它们与各个子系统上的使能控制信号一一 对应 。BUS：单一数据总线 ，通过三态门与有关子系统进行连接。数据通路实验报告二 实验设计及其仿真检测。一， 运算器。8 位运算器VHDL数据通路实验报告数据通路实验报告波形仿真二，存储器。顶层设计

3、：其中 sw_pc_ar 的 VHDL 语言描述 ：数据通路实验报告波形仿真三 ，原仿真实验电路。数据通路实验报告仿真结果 ：四，修改电路 。因为此次实验结果需要下载到FPGA 板中进行操作及观察，而原始电路中，需要输入的变量数量过多，导致电板中的输入按键不够用，所以需要对电路进行修改。此时我们引入 一个计数器PC 来代 替需要手动输入的指令alu_sel5.0 以及数据d7.0。同时还需要引入数码管的位选信号译码器choose 和段选信号译码器xianshi。计数器 PC 的 VHDL 语言描述数据通路实验报告位选信号译码器choose的 VHDL 语言描述数据通路实验报告段选信号译码器的V

4、HDL 语言描述经过修改和完善以后的电路图为数据通路实验报告完善后的电路的引脚分配情况数据通路实验报告三 实验过程 。a)进行数学运算以及将运算结果储存在某个固定的内存地址处。然后从该地址处读出结果i. 打开 pc_sel2，重置地址计数器 。ii. 打开总线开关 bus_sel0,和 PC_sel2,pc_sel1,pc_sel0,让地址计数器开始计数，跳变到某个地址 x 时关闭 。iii. 打开总线开关 BUS_SEL4,打开暂存器 r1 的开关 ld_reg4,然后打开计数器开关 en 计数器开始计数，当计数到需要的数字a 时 ，关闭计数器开关en，此时数字a 存入暂存器r1，关闭暂存器

5、的开关ld_reg4，后再关闭总线开关BUS_SEL4，然后再打开计数器的清零开关clr 再关闭 。iv.同理第iii 步，在暂存器r2 中存入数据b。v. 打 开 总 线 开 关 bus_sel0. 地 址 计 数 器 开 关 ld_reg0 和 pc_sel2,pc_sel1,pc_sel0 选择存储地址vi.打开运算器到总线的开关bus_sel1，打开计数器en 计数开关en 当计数器跳数据通路实验报告变到加法指令011001 时 ， 关闭计数开关en,然后代开rom 的地址开关pc_sel2, 以及可写开关we_rd1。将从运算器中计算出来的运算结果a+b存储到 ram 中的 x 地址中 ，关闭可写开关we_rd1，关闭 pc_sel2和总线开关，最后将计数器清零。vii.打开 ram 的可读开关，读取 x 地址处的数据a+b。四 实验现象 。输入数据a输入数据b数据通路实验报告进行运算并将运算结果写入内存数据通路实验报告从内存中读取计算结果数据通路实验报告五 实验心得 。第一次在电板 上进行这么多的操作。操作过程虽然很多，但只要理解操作过程，明白各个按键所设置的引脚作用，实验其实并不难，重点在于要理解过程， 明白数据的输入，存入寄存器，运算以及往内存中进行存取值的