模拟电子电路组合逻辑电路2

1、 组合逻辑电路组合逻辑电路数字电子技术第十三讲 组合逻辑电路组合逻辑电路第第 6 章组合逻辑电路章组合逻辑电路 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险加法器和数值比较器加法器和数值比较器数据选择器数据选择器与数据分配器与数据分配器小结小结 组合逻辑电路组合逻辑电路主要要求：主要要求：理解数据选择器和数据分配器的作用。理解数据选择器和数据分配器的作用。理解常用理解常用数据选择器的逻辑功能及其使用数据选择器的逻辑功能及其使用。掌握用掌握用数据选择器实现组合逻辑电路数据选择器实现组合逻辑电路的方法。的方法。6.5数据选择器和数据分配器数据选择器和数据分配器 组合逻辑电路组合逻辑电路D0YD

2、1D2D34 选选 1 数据选择器工作示意图数据选择器工作示意图A1A0一、数据选择器和数据分配器的作用一、数据选择器和数据分配器的作用 数据选择器数据选择器: : 根据地址码的要求，从多路输入信号中根据地址码的要求，从多路输入信号中 选择其中一路输出的电路选择其中一路输出的电路. .又称多路选择器又称多路选择器( (Multiplexer，简称，简称MUX) )或多路开关。或多路开关。多路输入多路输入一路输出一路输出地址码输入地址码输入10Y=D1D1常用常用 2 选选 1、4 选选 1、8 选选 1和和 16 选选 1 等数据选择器。等数据选择器。 数据选择器的输入信号个数数据选择器的输入

3、信号个数 N 与地址与地址码个数码个数 n 的关系为的关系为 N = 2n 组合逻辑电路组合逻辑电路数据分配器数据分配器: : 根据地址码的要求，将一路数据根据地址码的要求，将一路数据 分配到指定输出通道上去的电路。分配到指定输出通道上去的电路。Demultiplexer，简称简称DMUXY0DY1Y2Y34 路数据分配器工作示意图路数据分配器工作示意图A1A0一路输入一路输入多路输出多路输出地址码输入地址码输入10Y1 = DD 组合逻辑电路组合逻辑电路二、数据选择器的逻辑功能及其使用二、数据选择器的逻辑功能及其使用 1. 8 选选 1 数据选择器数据选择器 CT74LS151 CT74LS

4、151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151的逻辑功能示意图的逻辑功能示意图 8 路数据输入端路数据输入端地址信号地址信号输入端输入端互补输出端互补输出端使能端，低使能端，低电平有效电平有效4 选选 1 数据选择器电路与工作原理动画演示数据选择器电路与工作原理动画演示实实物物图图片片 组合逻辑电路组合逻辑电路CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151逻辑功能示意图逻辑功能示意图 ST = 1 时禁止时禁止数据选择器工作数据选择器工作ST = 0 时，时，数据选择器数据选择器工作。工作。选择哪一路信号输出选择哪

5、一路信号输出由地址码决定。由地址码决定。8 选选 1 数据选择器数据选择器CT74LS151 真值表真值表 D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D00000101YYA0A1A2ST输输 出出输入输入 组合逻辑电路组合逻辑电路因为若因为若A2A1A0=000，则，则因为若因为若A2A1A0=010，则，则Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D00000101YYA0A1A2ST输输 出出输入输入CT74LS151 输出函

6、数表达式输出函数表达式1 00 00 00 00 01 00 00 0Y = A2A1A0D0 + A2A1A0D1 + A2A1A0D2+ A2A1A0D3+ A2A1A0D4+ A2A1A0D5+ A2A1A0D6+ A2A1A0D7Y = A2A1A0D0 + A2A1A0D1 + A2A1A0D2+ A2A1A0D3+ A2A1A0D4+ A2A1A0D5+ A2A1A0D6+ A2A1A0D7 = m0D0+ m1D1+m2D2+ m3D3+ m4D4+m5D5+ m6D6+ m7D7 组合逻辑电路组合逻辑电路2. 双双 4 选选 1 数据选择器数据选择器 CC14539 CC145

7、39 1STA1A01D01D31D21D11ST1Y2Y双双4选选1数据选择器数据选择器CC14539逻辑功能示意图逻辑功能示意图 2D02D32D22D12ST2ST两个数据选择器两个数据选择器的公共地址输入端。的公共地址输入端。数据选择器数据选择器 1 的输出的输出数据选择器数据选择器 1 的数的数据输入、使能输入。据输入、使能输入。数据选择器数据选择器 2 的数的数据输入、使能输入。据输入、使能输入。数据选择器数据选择器 2 的输出的输出内含两个相同的内含两个相同的 4 选选 1 数据选择器。数据选择器。 组合逻辑电路组合逻辑电路1111000110110100001011100001

8、00110000 0000011Y1D01D11D21D3A0A11ST输出输出输入输入 CC14539 数据选择器数据选择器 1 真值表真值表1D01D11D21D31ST使能端低电平有效使能端低电平有效111100011011010000101110000100110000 00001D01D11D21D301数据选择器数据选择器 2 的逻辑功能同理。的逻辑功能同理。1ST = 1 时，禁止时，禁止数据数据选择器工作，输出选择器工作，输出 1Y = 0。1ST = 0 时时，数据选择，数据选择器工作。器工作。输出哪一路数据输出哪一路数据由地址码由地址码 A1 A0 决定决定。 组合逻辑电路

9、组合逻辑电路 CC14539 数据选择器数据选择器输出函数式输出函数式1Y = A1 A0 1D0 + A1 A0 1D1 + A1 A0 1D2 + A1 A0 1D3 = m0 1D0 + m1 1D1 + m2 1D2 + m3 1D32Y = A1 A0 2D0 + A1 A0 2D1+ A1 A0 2D2+ A1 A0 2D3 = m0 2D0 + m1 2D1 + m2 2D2 + m3 2D3 组合逻辑电路组合逻辑电路三、用数据选择器实现组合逻辑函数三、用数据选择器实现组合逻辑函数 由于数据选择器在输入数据全部为由于数据选择器在输入数据全部为 1 时，输出为时，输出为地址输入变量

10、全体最小项的和。地址输入变量全体最小项的和。 例如例如 4 选选 1 数据选择器的输出数据选择器的输出Y = m0 D0 + m1 D1+ m2 D2+ m3 D3 当当 D0 = D1 = D2 = D3 = 1 时，时，Y = m0 + m1+ m2 + m3 。 当当 D0 D3 为为 0、1 的不同组合时，的不同组合时，Y 可输出不同的可输出不同的 最小项表达式。最小项表达式。而任何一个逻辑函数都可表示成最小项表达式，而任何一个逻辑函数都可表示成最小项表达式，当逻辑函数的变量个数和数据选择器的地址当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接输入变量个数相同时，可直接

11、将逻辑函数输入变将逻辑函数输入变量有序地接数据选择器的地址输入端量有序地接数据选择器的地址输入端。因此因此用数据选择器可实现任何组合逻辑函数用数据选择器可实现任何组合逻辑函数。 组合逻辑电路组合逻辑电路 CT74LS151 有有 A2、A1 、A0 三个地址输入端，三个地址输入端，正好用以输入三变量正好用以输入三变量 A、B、C 。 例例 试用数据选择器实现函数试用数据选择器实现函数 Y = AB + AC + BC 。该题可用代数法或卡诺图法求解。该题可用代数法或卡诺图法求解。Y为三变量函数为三变量函数 ，故选用故选用 8 选选 1 数据选择器，现数据选择器，现选用选用 CT74LS151。

12、代代 数数 法法 求求 解解解：解：( (2) )写出逻辑函数的写出逻辑函数的最小项表达式最小项表达式Y = AB + AC + BC = ABC + ABC + ABC + ABC( (3) ) 写出数据选择器的输出表达式写出数据选择器的输出表达式Y= A2A1A0D0 + A2A1A0D1 + A2A1A0D2 + A2A1A0D3 + A2A1A0D4 + A2A1A0D5 + A2A1A0D6 + A2A1A0D7( (4) )比较比较 Y 和和 Y两式中最小项的对应关系两式中最小项的对应关系( (1) )选择数据选择器选择数据选择器令令 A = A2 ，B = A1 ，C = A0则

13、则 Y= ABCD0 + ABCD1 + ABCD2 + ABCD3 + ABCD4 + ABCD5 + ABCD6 + ABCD7ABCABCABCABCABCABCABCABC+ 为使为使 Y = Y，应令，应令D0 = D1 = D2 = D4= 0D3 = D5 = D6 = D7 = 1 组合逻辑电路组合逻辑电路( (5) )画连线图画连线图CT74LS151A2A1A0D0D7D6D5D4D3D2D1STYYYABC1即可得输出函数即可得输出函数D0D2D1D4D7D6D5D31 组合逻辑电路组合逻辑电路( (1) )选择数据选择器选择数据选择器选用选用 CT74LS151( (2

14、) )画出画出 Y 和数据选择器输出和数据选择器输出 Y 的卡诺图的卡诺图( (3) )比较逻辑函数比较逻辑函数 Y 和和 Y 的卡诺图的卡诺图设设 Y = Y 、A = A2、B = A1、C = A0对比两张卡诺图后得对比两张卡诺图后得D0 = D1 = D2 = D4 = 0D3 = D5 = D6 = D7 = 1( (4) )画连线图画连线图ABC0100 01 11 10 1 1 1 1 0 0 0 0Y的的卡卡诺诺图图A2A1A00100 01 11 10 D6 D7D5 D3 D0 D1 D2 D4 Y 的的 卡卡 诺诺 图图 1 1 1 1 D6 D7D5 D3卡卡 诺诺 图

15、图 法法 求求 解解解：解：与代数法所得图相同与代数法所得图相同 组合逻辑电路组合逻辑电路主要要求：主要要求： 理解加法器的逻辑功能及应用。理解加法器的逻辑功能及应用。了解数值比较器的作用。了解数值比较器的作用。 6.6 加法器和数值比较器加法器和数值比较器 组合逻辑电路组合逻辑电路一、加法器一、加法器 ( (一一) ) 加法器基本单元加法器基本单元半加器半加器 Half Adder，简称，简称 HA。它只将两个。它只将两个 1 位位二进制数相加，而不考虑低位来的进位。二进制数相加，而不考虑低位来的进位。1011010101100000CiSiBiAi输输 出出输输 入入AiBiSiCiCO

16、ABCBABABAS 组合逻辑电路组合逻辑电路全加器全加器Full Adder，简称，简称FA。能将本位的两个。能将本位的两个二进制数和邻低位来的进位数进行相加。二进制数和邻低位来的进位数进行相加。1111110011101010100110110010100110000000CiSiCi-1BiAi输输 出出输入输入AiBiSiCiCOCICi-11 iiiiCBASiiiiiiBACBAC 1)( 组合逻辑电路组合逻辑电路 ( (二二) ) 多位加法器多位加法器 实现多位加法运算的电路实现多位加法运算的电路其低位进位输出端依次连至相邻高其低位进位输出端依次连至相邻高位的进位输入端，最低位进

17、位输入端接位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位地。因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。为串行进位。运算速度较慢。其进位数直接由加数、被加数其进位数直接由加数、被加数和最低位进位数形成。各位运算并和最低位进位数形成。各位运算并行进行。运算速度快。行进行。运算速度快。串行进位加法器串行进位加法器超前进位加法器超前进位加法器 组合逻辑电路组合逻辑电路串行进位加法器举例串行进位加法器举例A3B3C3S3COCIS2S1S0A2B2A1B1A0B0COCICOCICOCICI加数加数

18、A 输入输入A3A2A1A0B3B2B1B0B3B2B1B0加数加数 B 输入输入低位的进位输出低位的进位输出 CO 依次加到相邻高位依次加到相邻高位的进位输入端的进位输入端 CI 。相加结果读数为相加结果读数为 C3S3S2S1S0和数和数进位数进位数 组合逻辑电路组合逻辑电路超前进位加法器举例：超前进位加法器举例：CT74LS283相加结果读数相加结果读数为为 C3S3S2S1S0 4 位二进制加位二进制加数数 B 输入端输入端 4 位二进制加位二进制加数数 A 输入端输入端低位片进位输入端低位片进位输入端本位和输出端本位和输出端向高位片的向高位片的进位输出进位输出A3A2A1A0B3B2

19、B1B0CI0CO4F3F2F1F0S3S2S1S0C3CT74LS283逻辑符号逻辑符号 组合逻辑电路组合逻辑电路二、数值比较器二、数值比较器 Digital Comparator，又称数字比，又称数字比较器。较器。用于比较两个数的大小。用于比较两个数的大小。 ( (一一) ) 1 位数值比较器位数值比较器 输输 入入输输 出出ABY(AB)Y(AB)Y(A=B)00001010101010011001ABAABABBY(AB) BAABBABAYBABAYBAAAY=+=)=(=)( 组合逻辑电路组合逻辑电路 ( (二二) ) 多位数值比较器多位数值比较器可利用可利用 1 位数值比较器构成

20、位数值比较器构成比较原理：从最高位开始逐步向低位进行比较。比较原理：从最高位开始逐步向低位进行比较。例如例如 比较比较 A = A3A2A1A0 和和 B = B3B2B1B0 的大小：的大小： 若若 A3 B3，则，则 A B；若；若 A3 B3，则，则 A B2，则，则 A B；若；若 A2 B2，则，则 A B；若；若 A2 = B2，则再去比较更低位。，则再去比较更低位。 依次类推，直至最低位比较结束。依次类推，直至最低位比较结束。 组合逻辑电路组合逻辑电路主要要求：主要要求： 了解竞争冒险现象及其产生的原因和消除措施。了解竞争冒险现象及其产生的原因和消除措施。6.7 组合逻辑电路中的

21、竞争冒险组合逻辑电路中的竞争冒险 组合逻辑电路组合逻辑电路一、竞争冒险现象及其危害一、竞争冒险现象及其危害当信号通过导线和门电路时，将产生时间延迟。当信号通过导线和门电路时，将产生时间延迟。因此，因此，同一个门的一组输入信号，同一个门的一组输入信号，由于它们在此前通由于它们在此前通过不同数目的门，经过不同长度导线的传输，过不同数目的门，经过不同长度导线的传输，到达门到达门输入端的时间会有先有后，这种现象称为竞争。输入端的时间会有先有后，这种现象称为竞争。逻辑门因输入端的逻辑门因输入端的竞争而导致输出产生竞争而导致输出产生不应有的不应有的尖峰干扰脉冲的现象，称为冒险。尖峰干扰脉冲的现象，称为冒险

22、。可能导致错误动作可能导致错误动作 组合逻辑电路组合逻辑电路二、竞争冒险的产生原因及消除方法二、竞争冒险的产生原因及消除方法负尖峰脉冲冒险举例负尖峰脉冲冒险举例 可见，在组合逻辑电路中，当一个门电路可见，在组合逻辑电路中，当一个门电路( (如如 G2) )输入两个向相反方向变化的互补信号时，输入两个向相反方向变化的互补信号时，则在输出端则在输出端可能会产生尖峰干扰脉冲。可能会产生尖峰干扰脉冲。正尖峰脉冲冒险举例正尖峰脉冲冒险举例G2G1AYY=A+AA理理想想考虑门延时考虑门延时AY11AY1tpdG2G1AYY=AAA理理想想考虑门延时考虑门延时Y0AAY1tpd 组合逻辑电路组合逻辑电路由于尖峰干扰脉冲的宽度很窄，在由于尖峰干扰脉冲的宽度很窄，在可能产生尖可能产生尖峰干扰脉冲的门电路输出端与地之间接入峰干扰脉冲的门电路输出端与地之间接入一个容量一个容量为为几十皮法的电容几十皮法的电容就可吸收掉尖峰干扰脉冲。就可吸收掉尖峰干扰脉冲。1. 加封锁脉冲加封锁脉冲2. 加选通脉冲加选通脉冲3. 修改逻辑设计修改逻辑设计4.