数电第04章组合逻辑电路的分析(康华光)-1(1022)

1、第四章第四章组合逻辑电路组合逻辑电路(1) 重点：重点： 1.会分析和设计简单的组合逻辑电路会分析和设计简单的组合逻辑电路； 2.理解加法器、编码器、译码器、数据选择器等常用理解加法器、编码器、译码器、数据选择器等常用逻辑部件的工作原理和逻辑功能；掌握这些常用逻逻辑部件的工作原理和逻辑功能；掌握这些常用逻辑部件的数字集成电路的使用方法辑部件的数字集成电路的使用方法。（1-2）4.1 组合逻辑电路的分析组合逻辑电路的分析一、分析步骤一、分析步骤逻辑图逻辑图从输入到输出从输入到输出逐级列写逻辑式逐级列写逻辑式化简化简状态表状态表(真值表真值表)确定逻辑功能确定逻辑功能确定确定二、举例二、举例（1-

2、3）&11&ABFABABBA BABA BABAF BABAF 解解:(1)据逻辑图列逻辑式据逻辑图列逻辑式(2)用布尔代数化简逻辑式用布尔代数化简逻辑式例例1 确定下图逻辑功能确定下图逻辑功能BABA (3)列真值表：列真值表：ABF001010100111(4)确定逻辑功能确定逻辑功能相同为相同为“1”,不同为不同为“0”同或门同或门FA B=ABF 符号符号真值表真值表（1-4）分析下图的逻辑功能。分析下图的逻辑功能。 &ABFBA ABA BBA BBAABAF BBAABA BBAABA ）（）（BABA BBAABA BBAABA 例例2真值表：真值表：ABF0000111011

3、10确定逻辑功能确定逻辑功能相同为相同为“0”,不同为不同为“1”异或门异或门FA B=1ABF 符号符号真值表真值表（1-5）组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。&1ABCLP例例3解解:(1)由逻辑图逐由逻辑图逐级写出表达式级写出表达式:(2)化简与变换化简与变换(3)由表达式列出真值表由表达式列出真值表ABCP CPBPAPL ABCCABCBABCA )(CBAABCL (4)分析逻辑功能分析逻辑功能当当A、B、C三个变量不一致时三个变量不一致时输出为输出为“1”，所以这个电路称为，所以这个电路称为“不一致电路不一致电路”。CBAABC AB

4、CF00000011010101111001101111011110)(CBAABC CBAABC （1-6）4.2 组合逻辑电路的设计组合逻辑电路的设计设计设计一、设计步骤一、设计步骤逻辑要求逻辑要求逻辑功能逻辑功能逻辑式逻辑式化简化简状态表状态表逻辑图逻辑图弄清输入输出弄清输入输出和输入输出和输入输出0、1的意义的意义二、举例二、举例（1-7） 设计三人的无记名表决电路。每人前面一个按键。设计三人的无记名表决电路。每人前面一个按键。 如果同意则按下，不同意则不按。结果用指示灯表如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。示，多数同意时指示灯亮，否则不亮。解

5、解: (1)确定输入、输出确定输入、输出“0”“1”的意义的意义 设输入三人为设输入三人为A、B、C，按下为，按下为“1”，不按为，不按为“0”。 设输出指示灯为设输出指示灯为F，亮为，亮为“1”，不亮为，不亮为“0”(2)据逻辑要求列真值表据逻辑要求列真值表例例1ABCF000001010011100101110111ABCCABCBABCAF (3)据状态表列逻辑式并化简据状态表列逻辑式并化简+ABC+ABCAB+BC+CA00010111（1-8）(4)根据逻辑表达式画出逻辑图根据逻辑表达式画出逻辑图FAB+BC+CAABC&1F（1-9）CABCAB ABC若只能用若只能用与非门与非门

6、实现：实现：注意：与非门当非门使用时，应将注意：与非门当非门使用时，应将所有的输入端接在一起。所有的输入端接在一起。FAB+BC+CAAB+BC+CA F=A&A&F&（1-10）CABCAB 若只能用三输入端的若只能用三输入端的或非门或非门实现：实现：ACCBBA ACCBBA A1B1C11111F1注意：或非门当非门使用时应将所有的输入端接在一起。注意：或非门当非门使用时应将所有的输入端接在一起。FAB+BC+CA（1-11） 设计一个电话机信号控制电路。要求：设计一个电话机信号控制电路。要求： 电路有电路有I0(火警火警)、I1(盗警盗警)和和I2(日常业务日常业务)三种输入三种输入信

7、号，通过排队电路分别从信号，通过排队电路分别从L0、L1、L2输出，在同一时输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路要求用集成门电路7400(每片含每片含4个个2输入端与非门输入端与非门)实现实现解解:(1)列真值表：列真值表：(2)由真值表写出各输出的逻辑表达式由真值表写出各输出的逻辑表达式00IL 101IIL

8、2102IIIL 例例2输输 入入输输 出出I0I1I2L0L1L20000010100111001011101110 0 00 0 10 1 00 1 01 0 01 0 01 0 01 0 0I0I1I2001001 11 10L00 0 0 01 1 1 1如此类推得如此类推得:（1-12）(3)根据要求，将上式转换为与非表达式：根据要求，将上式转换为与非表达式：(4)画出逻辑图：画出逻辑图：00IL 10II 210III &I01I2I0L1LL2101IIL 2102IIIL 210III （1-13） 开工为开工为“1”，不开工为，不开工为“0”； G1和和 G2运行为运行为“1

9、”，不运行为，不运行为“0” 列真值表列真值表:例例3AB C G1G20 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 1ABCCABCBABCA1 GABCCBACBACBA2 G（1-14）ACBCAB1 GABCCABCBABCA1 GABCCBACBACBA2 GABC001001 11 10G10 0 1 00 1 1 1ABC001001 11 10G20 1 0 11 0 1 0ACBCAB1 GABCCBACBACBA2 GACBCAB （1-15）A BCA BC&G1G2ACBCA

10、B1 GABCCBACBACBA2 G（1-16）设计一个将余设计一个将余3码变换成码变换成8421码的组合逻辑电路。码的组合逻辑电路。解：解：(1)根据题目要求，列出真值表：根据题目要求，列出真值表：例例4输入输入(余余3码码) 输出输出(8421码码)A3A2A1A0L3L2L1L000 1 1 00 0 001 0 0 00 0 101 0 1 00 1 001 1 0 00 1 101 1 1 01 0 010 0 0 01 0 110 0 1 01 1 010 1 0 01 1 110 1 1 10 0 011 0 0 10 0 1(2) 化简。注意利用无关项。化简。注意利用无关项。

11、3LA1A3A2A00100000001033AAAAAL123 0323AAAAA1 （1-17）2LA1A3A2A00001001110001222 AAAAAAAAL130 01301202 AAAAAAAA 输入输入(余余3码码) 输出输出(8421码码)A3A2A1A0L3L2L1L000 1 1 00 0 001 0 0 00 0 101 0 1 00 1 001 1 0 00 1 101 1 1 01 0 010 0 0 01 0 110 0 1 01 1 010 1 0 01 1 110 1 1 10 0 011 0 0 10 0 1（1-18）1LA1A3A2A0101000

12、01100LA1A3A2A0011001101000AL 0110011AAAAAAL 输入输入(余余3码码) 输出输出(8421码码)A3A2A1A0L3L2L1L000 1 1 00 0 001 0 0 00 0 101 0 1 00 1 001 1 0 00 1 101 1 1 01 0 010 0 0 01 0 110 0 1 01 1 010 1 0 01 1 110 1 1 10 0 011 0 0 10 0 1（1-19）逻辑表达式：逻辑表达式： (3)由逻辑表达式由逻辑表达式画出逻辑图。画出逻辑图。00AL 011AAL 013012022 AAAAAAAAL 0323AAAA

13、AL13 1=111&A0A1A2A3L0L1L2L3（1-20） 设计一个一位全减器。设计一个一位全减器。 列真值表。列真值表。 全减器有三个输入变量：全减器有三个输入变量：被减数被减数An、减数、减数Bn、低位向、低位向本位的借位本位的借位n； 有两个输出有两个输出变量：本位差变量：本位差Dn、本位向高、本位向高位的借位位的借位C n+1。全减器真值表如右全减器真值表如右 ：An Bn CnCn+1Dn0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 11 11 00 10 00 0 1 1例例5nnnnnnnnnnnnnCBACBACBACBAD

14、nnnCBA nnnnnnnnnnnnnCBACBACBACBAC 1nnnnnCBCBA )( 写逻辑函数式写逻辑函数式nnnnnCBCBA )(（1-21） 画出逻辑电路。画出逻辑电路。或或nnnnCBAD nnnnnnCBCBAC )(1（1-22）L由于由于G1门的延迟门的延迟 , 输出端出现了一个正向窄脉冲。输出端出现了一个正向窄脉冲。AAL 1AL=A AG1G2&解：解：AA4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险竞争冒险竞争冒险由于延迟时间的存在，当一个输入信号经由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路过多条路径传送后

15、又重新会合到某个门上，由于不同路径上门的级数不同，导致到达会合点的时间有先有后，径上门的级数不同，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。从而产生瞬间的错误输出。一、产生竞争冒险的情况一、产生竞争冒险的情况1.产生产生“1冒险冒险”例例1 电路如图，已知输入波形，画输出波形。电路如图，已知输入波形，画输出波形。出现错误出现错误,称称1冒险冒险（1-23）2.产生产生“0冒险冒险” 二、冒险现象的识别二、冒险现象的识别 可采用代数法来判断一个组合电路是否存在冒险：可采用代数法来判断一个组合电路是否存在冒险： 首先写出组合逻辑电路的逻辑表达式。当某些逻辑首先写出组合逻辑电路的逻辑表达

16、式。当某些逻辑变量取特定值变量取特定值(0或或1)时，如果表达式出现：时，如果表达式出现：AAL 存在存在1冒险；冒险；AAL 存在存在0冒险。冒险。 1AL=A+AG1G21AAL例例2 电路如图，已知输入波形，画输出波形。电路如图，已知输入波形，画输出波形。出现错误出现错误,称称0冒险冒险（1-24）判断图示电路是否存在冒险判断图示电路是否存在冒险? 如有，指出冒险类型。如有，指出冒险类型。解：逻辑表达式：解：逻辑表达式：CCL 若输入变量若输入变量ABl，则有：，则有：因此因此, 该电路存在该电路存在0冒险。冒险。BCCAL 例例3解：如果解：如果AC0，则，则:BBL 判断函数判断函数

17、 是否存在冒险是否存在冒险?)(CBBAL 该式组成的逻辑电路存在该式组成的逻辑电路存在l冒险冒险例例4&1L=AC+BCCABBCAC BC AC BC +AC（1-25）则此式组成的逻辑电路在则此式组成的逻辑电路在A=B=1时时, L=1, 不会产生冒险。不会产生冒险。2、消去互补相乘项、消去互补相乘项在在例例4中中:三、冒险现象的消除方法三、冒险现象的消除方法 在逻辑电路中，存在冒险现象时卡诺图中各个圈是在逻辑电路中，存在冒险现象时卡诺图中各个圈是独立的。如果增加冗余项独立的。如果增加冗余项(圈圈)，使各圈不独立，就可消，使各圈不独立，就可消除冒险现象。除冒险现象。1、增加冗余项、增加冗

18、余项BCCAL )(CBBAL BCACBAL 在在例例3中：如果增加冗余项中：如果增加冗余项AB，使各圈不独立。，使各圈不独立。此式组成的逻辑电路存在此式组成的逻辑电路存在l冒险冒险此式组成的逻辑电路在此式组成的逻辑电路在AC0时时:ABBCCA ABC00 01 11 1001L0 0 1 01 0 1 1如将其变换为：如将其变换为：冗余项冗余项L=0,不会产生冒险。不会产生冒险。（1-26）3、增加输出滤波电容、增加输出滤波电容 在可能产生冒险的门电路输出端并接一个滤波电容在可能产生冒险的门电路输出端并接一个滤波电容（一般为（一般为420pF），利用电容两端的电压不能突变的），利用电容两

19、端的电压不能突变的特性，使输出波形上升沿和下降沿都变的比较缓慢，从特性，使输出波形上升沿和下降沿都变的比较缓慢，从而起到消除冒险现象的作用。而起到消除冒险现象的作用。AA1AL=A AG1G2&CL（1-27）4.4 若干典型的组合逻辑集成电路若干典型的组合逻辑集成电路一、一、编码器编码器1.编码器的概念编码器的概念编码：赋予二进制代码特定含义的过程称为编码。编码：赋予二进制代码特定含义的过程称为编码。如：如：8421BCD码中，用码中，用1000表示数字表示数字8 编码器的逻辑功能：编码器的逻辑功能：能将每一个编码输入信号变换为不同的二进制的代码输出。能将每一个编码输入信号变换为不同的二进制

20、的代码输出。如如BCD编码器：将编码器：将10个编码输入信号分别编成个编码输入信号分别编成10个个4位码位码输出。输出。如如8线线-3线编码器：将线编码器：将8个输入的信号分别编成个输入的信号分别编成 8个个3位二进位二进制数码输出。制数码输出。（1-28）编码器编码器普通编码器：任何时候只允许输入一个有效编码信普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。号，否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先当同时输入几个有效编码信号时，优先编码器能按预

21、先设定的优先级别，只对其中优先权最高的一个进行编码。设定的优先级别，只对其中优先权最高的一个进行编码。（1-29）3、四线、四线二线编码器的设计二线编码器的设计 将四个输入信号编成二进制码将四个输入信号编成二进制码,其步骤如下其步骤如下:(1)确定二进制码的位数确定二进制码的位数n (信号个数信号个数=2n ) 四个输入信号四个输入信号=22 ，需要，需要2位二进制码来区别。位二进制码来区别。(2)列编码表列编码表(真值表真值表)设：设： I3I0为四个输入信号端为四个输入信号端,Y1 Y0 为两位二进制码的输出端。为两位二进制码的输出端。(3)列写逻辑式并化简列写逻辑式并化简I3I2I1I0

22、Y1Y0000100001001010010100011012301231IIIIIIIIY 012301230IIIIIIIIY 输入高电平有效输入高电平有效（1-30）(4)据逻辑式画逻辑图据逻辑式画逻辑图012301231IIIIIIIIY 012301230IIIIIIIIY Y1Y0111I0 I1 I2 I31I3 I2I1I0&11（1-31）当所有的输入都为当所有的输入都为1时，时，Y1Y0 = ？Y1Y0 = 00无法输出有效编码。无法输出有效编码。结论：普通编码器不能同时输入两个已上的有效编码信号结论：普通编码器不能同时输入两个已上的有效编码信号I2 = I3 = 1 ,

23、I1= I0= 0时，时，Y1Y0 = ？Y1Y0 = 00012301231IIIIIIIIY 012301230IIIIIIIIY （1-32） 3.3. 优先编码器优先编码器 优先编码器的提出：优先编码器的提出： 实际应用中，经常有两实际应用中，经常有两个或更多输入编码信号个或更多输入编码信号同时有效。同时有效。 必须根据轻重缓急，规定好这些外设允许操作的先后次必须根据轻重缓急，规定好这些外设允许操作的先后次 序，即优先级别。序，即优先级别。 识别多个编码请求信号的优先级别，并进行相应编码的逻识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。辑部件称为优先编码器。（

24、1-33）4线线2线线优先优先编码器的设计编码器的设计允许同时输入两个以上信号，并按优先级输出允许同时输入两个以上信号，并按优先级输出 前述前述4 2线编码器线编码器的缺点为：若两个信号或两个信的缺点为：若两个信号或两个信号以上同时输入时就会出错号以上同时输入时就会出错 , 因此改进因此改进真值表变为：真值表变为：优先级别为优先级别为: I3第一第一, I2第二第二, I1第三第三, I0第四第四逻辑式如下页所示：逻辑式如下页所示：I3I2I1I0Y1Y0000100001 0101 101 11（1-34）I2I3I3I2I1I000 01 11 1000011110I3I1I0I2Y1I3

25、I3I2I1I000 01 11 1000011110I3I1I0I2Y0Y1= I2 + I3I3I2I1I0Y1Y0000100001 0101 101 1112II 3120IIIY 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1（1-35）据逻辑式画逻辑图据逻辑式画逻辑图Y1= I2 + I33120IIIY 111I0 I1 I2 I31I3 I2I1I0&Y1Y011（1-36）4、二、二十进制编码器十进制编码器(BCD码码)的设计的设计09十个数字通过十个数字通过10个按键个按键I0 I9输入到编码电路中。输

26、入到编码电路中。用用BCD8421码表示十进制数码表示十进制数09。 其设计步骤如下：其设计步骤如下：(1)确定二进制码的位数确定二进制码的位数n (信号个数信号个数=2n )十个输入十个输入需要几位输出？需要几位输出？四位四位(2)列编码表列编码表(真值表真值表)十个十进制数按键为输入：十个十进制数按键为输入：I0 I9 , 按下为按下为0，不按为，不按为1至少需至少需2n位位n表示二进制的位数表示二进制的位数输入低电平有效输入低电平有效四个二进制数为输出：四个二进制数为输出：A、B、C、D 列出状态表如下：列出状态表如下：（1-37）76327632IIIIIIIIC 9753197531

27、IIIIIIIIIID (3)列写逻辑式并化简列写逻辑式并化简输入输入输出输出I9I8I7I6I5I4I3I2I1I0AB C D1 1 111 1111100001 1 111 1111000001 1 111 1110100011 1 111 1101100101 1 111 1011100111 1 111 0111101001 1 110 1111101011 1 101 1111101101 1 011 1111101111 0 111 1111110000 1 111 111111001（1-38）76547654IIIIIIIIB 9898IIIIA 输入输入输出输出I9I8I7

28、I6I5I4I3I2I1I0AB C D1 1 111 1111100001 1 111 1111000001 1 111 1110100011 1 111 1101100101 1 111 1011100111 1 111 0111101001 1 110 1111101011 1 101 1111101101 1 011 1111101111 0 111 1111110000 1 111 111111001（1-39）(4)据逻辑式画逻辑图据逻辑式画逻辑图+5VI9I8I7I6I5I4I3I2I1I0A B C DR该电路的缺点为：该电路的缺点为： I9I0在全在全1与与111111111

29、0两种情两种情况下，输出没有区别。况下，输出没有区别。（1-40）+5VI9I8I7I6I5I4I3I2I1I0A B C DR改进：增加一个输出控制端改进：增加一个输出控制端GS，以区别这两种情况。，以区别这两种情况。I9I0在有在有0时时GS=1,无输入时无输入时GS=0。GS1（1-41）5、集成电路编码器、集成电路编码器CMOS集成电路集成电路83线优先编码器线优先编码器CD4532(1)CD4532的电路图的电路图P142图图4.4.4(a)(2)CD4532的引脚图的引脚图16 15 14 13 12 11 10 91 2 3 4 5 6 7 8VDD EO GS I3 I2 I1

30、 I0 Y0 I4 I5 I6 I7 EI Y2 Y1 GND(3)CD4532的逻辑符号的逻辑符号 I7 I6 I5 I4 I3 I2 I1 I0 EI EO GS Y2 Y1 Y0GND:公共地端公共地端VDD:电源输入端电源输入端I7I0 :编码输入端编码输入端Y2Y0 :编码输出端编码输出端EI:输入使能端输入使能端EO:输出使能端输出使能端GS:编码状态标志编码状态标志（1-42）(4)CD4532的真值表的真值表(高电平有效高电平有效)输入输入输出输出EII7I6I5I4I3I2I1I0Y2Y1Y0GS EO0000001000000000000111111101011101010

31、0110110100011001010000101110100000101010100000010011010000000100010输入使能端输入使能端EI: 编码器在编码器在EI=1时工作时工作, EI=0时不工作。时不工作。输出使能端输出使能端EO: 在在EI=1、 I7 I0=0时时, EO=1。编码状态标志编码状态标志GS:EI=1、I7I0至少有一个为至少有一个为1 时时, GS=1回回41页页回回42页页回回40页页（1-43）(5)CD4532的逻辑表达式的逻辑表达式 由真值表，用卡诺图化简，得：由真值表，用卡诺图化简，得：45672IIIIEIY )()(245345671IIIIIIIIEIY )()()(12463465670IIIIIIIIIIEIY )(01234567IIIIIIIIEIEO )(01234567IIIIIIIIEIGS 真值表真值表（1-44）(6) CD4532编码器的应用编码器的应用 用两片用两片CD4532优先编码器串行扩展实现的优先编码器串行扩展实现的16线线4线优先编码器。线优先编码器。EI1EO1EI0EO0A15A14A13A12A11A10A9A8 A7 A6 A5 A4 A3 A2 A1 A0 I7 I6 I5 I4 I3 I2 I1 I0 EI EO GS Y2 Y1 Y0 I7 I6 I5 I4 I3 I2 I1