计算机组成原理-习题课：提高题7-11章ppt课件

1、l7.1A 假设对磁外表存储器写入代码假设对磁外表存储器写入代码10011，请画出，请画出NR-1制、制、PE制、制、FM制、制、MMF制记录方式的写入电流波形。设点流初始方向为制记录方式的写入电流波形。设点流初始方向为-I。l7.2B 假设在一个采用组相联映象方式的假设在一个采用组相联映象方式的Cache种，主存有种，主存有B0B7共共8块组成，块组成，Cache有有C0C4共共4块，组内块数为块，组内块数为2块。每块位块。每块位32个个字节。求：字节。求：l1写出主存地址的格式，并标出各字段的长度。写出主存地址的格式，并标出各字段的长度。l2写出写出Cache地址的格式，并标出各字段的长度

2、。地址的格式，并标出各字段的长度。l3画出主存与画出主存与Cache字间各个块的映象对应关系。字间各个块的映象对应关系。l7.3B 一个由一个由Cache与主存组成的二级存储系统。知主存容量为与主存组成的二级存储系统。知主存容量为1MB,缓存容量为缓存容量为32KB,采用组相联方式进展地址映象与变换，主采用组相联方式进展地址映象与变换，主存与缓存的每一块为存与缓存的每一块为64B,缓存共分缓存共分8组。求：组。求：l 1写出主存与缓存的地址格式。地址码长度及各字段称号写出主存与缓存的地址格式。地址码长度及各字段称号与位数与位数l 2假定假定Cache的存取周期为的存取周期为20ns,命中率位命

3、中率位0.95，希望采用，希望采用Cache后的加速比大于后的加速比大于10，那么要求主存的存取速度应大于多少？，那么要求主存的存取速度应大于多少？l7.4A 某计算机系统的内存系统中，知某计算机系统的内存系统中，知cache存取周期存取周期为为45ns，主存存取周期为，主存存取周期为200ns。 CPU执行一段程序执行一段程序时，时，CPU访问内存系统共访问内存系统共4500次，其中访问主存的次次，其中访问主存的次数为数为340次，问：次，问：l1Cache 命中率命中率H是多少？，是多少？，l2CPU访问内存的平均访问时间访问内存的平均访问时间Ta是多少？是多少？l3Cache/主存系统的

4、访问效率主存系统的访问效率e是多少？是多少？l解：解： 1、Cache 命中率命中率Hl H=Nc/(Nc+Nm)=(4500-340)/4500=0.92l 2、CPU访存的平均时间访存的平均时间l Ta = H*Tc+(1-H)Tm+Tcl = 0.92*45+(1-0.92)*200+45= 61 nsl 3、Cache/主存系统的访问效率主存系统的访问效率l e=Tc/Ta*100%=45/61*100%=0.74*100%=74% l7.5某计算机，假设一切的某计算机，假设一切的Cache访问都命中的话，它的访问都命中的话，它的CPI每条指令执行的周期数时每条指令执行的周期数时2.0

5、。独一的数据访问。独一的数据访问指令是指令是Store和和Load,它们占总数指令的它们占总数指令的40%，不命中的，不命中的损失是损失是25个时钟周期，不命中率是个时钟周期，不命中率是2%。假设一切的指。假设一切的指令访问令访问Cache都命中的话，那么机器的速度是存在都命中的话，那么机器的速度是存在Cache不命中的多少倍？不命中的多少倍？l答：设机器执行的总指令条数为答：设机器执行的总指令条数为100；设在一切存储器；设在一切存储器访问都在访问都在Cache命中时，所需时钟周期数为命中时，所需时钟周期数为T1;设在普设在普通通Cache命中率下，执行上述指令的时钟周期为命中率下，执行上述

6、指令的时钟周期为T2，那，那么：么：T1=指令条数指令条数平均平均Cache=100 2.0=200 l T2=指令条数指令条数CPI=指令总条数指令总条数平均平均CPI+Cache不不命中指令条数命中指令条数引起的延迟引起的延迟l =100 2.0+100 40% 2% 25=220l 那么加速比那么加速比S=T2/T1=1.1,那么在那么在Cache全部命中情况全部命中情况下的机器速度是在下的机器速度是在Cache有缺失情况下的有缺失情况下的1.1倍。倍。l7.6 某计算机的存储系统是由某计算机的存储系统是由Cache、储存和磁、储存和磁盘组成的虚拟存储系统。假设一字在盘组成的虚拟存储系统

7、。假设一字在Cache中，中，访问它需求访问它需求T1ns;假设字不在主存中，将其从磁假设字不在主存中，将其从磁盘装入主存需求时间盘装入主存需求时间T2ns,主存字访问周期为主存字访问周期为T3ns,假设假设Cache的命中率为的命中率为P1,主存命中率为主存命中率为T2，求出该存储系统的平均字访问时间。求出该存储系统的平均字访问时间。l 解：平均字访问时间：解：平均字访问时间： 在在Cache+在内存在内存+不再内存不再内存 即即l P1T1+1-P1)P2T3+(1-P1)(1-P2)(T2+T3)l7.77.7有一主存有一主存-Cache-Cache层次的存储器，其主存容量层次的存储器，

8、其主存容量1MB,Cache1MB,Cache容量是容量是64KB,64KB,每块每块8KB,8KB,假设采用直接映像方式，请问主存的地址格式？假设采用直接映像方式，请问主存的地址格式？假设主存地址为假设主存地址为25301H,25301H,那么它在主存的哪一块？映射到那么它在主存的哪一块？映射到CacheCache的的哪一块？哪一块？l解：主存地址格式为：区号解：主存地址格式为：区号+ +主存块号主存块号+ +块内地址其中，主存分了块内地址其中，主存分了1MB/64K=161MB/64K=16个区，所以区号是个区，所以区号是4 4位，主存每个区中的块和位，主存每个区中的块和CacheCach

9、e中中的块一样，是的块一样，是64K/8K=864K/8K=8块，所以主存块号是块，所以主存块号是3 3位，块内地址是位，块内地址是1313位。即位。即4 4位区号位区号 3 3位块号位块号 13 13位块内地址。地址为位块内地址。地址为25301H,25301H,就就是是0010 0101 0011 0000 0001B,0010 0101 0011 0000 0001B,也就是也就是0010 010 0010 010 1001100000001B ,1001100000001B ,它在主存它在主存2 2区的第区的第2 2块，映像到块，映像到CacheCache的第的第2 2块。块。l7.8

10、 7.8 某计算机的某计算机的CacheCache采用采用4 4路组相连映射，知路组相连映射，知CacheCache容量为容量为16KB16KB，主存容量为主存容量为2MB2MB，每块有，每块有8 8个字，每个字个字，每个字3232位。请回答：位。请回答：la)a)主存地址多少位按字节编址，各字段如何划分个需多少主存地址多少位按字节编址，各字段如何划分个需多少位？位？lb)b)设设CacheCache初始时为空，初始时为空，CPUCPU从主存单元从主存单元0 0，1 1，100100延续读延续读出出101101个字主存一次读出一个字，并反复按此次序读个字主存一次读出一个字，并反复按此次序读11

11、11次，次，问命中率为多少？假设问命中率为多少？假设CacheCache速度是主存速度的速度是主存速度的5 5倍，那么采用倍，那么采用CacheCache与无与无CacheCache速度提高多少倍？速度提高多少倍？l7.9某计算机采用直接映射某计算机采用直接映射Cache，知容量为，知容量为4096B。la)假设假设CPU依次从主存单元依次从主存单元0，1，99和和4096，4097，4195交替取指令，循环执行交替取指令，循环执行10次，问命中次，问命中率是多少？率是多少？lb)如如Cache存取时间为存取时间为10ns，主存存取时间为，主存存取时间为100ns，Cache命中率为命中率为9

12、5% ，求平均存取时间。，求平均存取时间。l7.10 知某计算机系统共有知某计算机系统共有2KB Cache，采用组相连映射，采用组相连映射方式，分为方式，分为16组，每组有组，每组有4个个Cache块。其地址长块。其地址长32位，位，最小编址单位为字节。最小编址单位为字节。la)内存地址内存地址000010AF16将映射到将映射到Cache中的哪一组？中的哪一组？lb) 假设内存地址假设内存地址000010AF16和和FFFF7XYZ16可以同时可以同时被映射到被映射到Cache中的同一组，那么，中的同一组，那么，xyz能够的取值为多能够的取值为多少？少？l7.11 什么是虚拟存储器？它的存

13、储介质有哪些？虚拟存什么是虚拟存储器？它的存储介质有哪些？虚拟存储器主要要处理什么问题？分别是怎样处理的？储器主要要处理什么问题？分别是怎样处理的？l7.12 虚拟存储器是如何进展虚地址到内存实地址的转换虚拟存储器是如何进展虚地址到内存实地址的转换的？阐明段表的组成。哪些常用的指令寻址方式可用在的？阐明段表的组成。哪些常用的指令寻址方式可用在真假地址的转换中？真假地址的转换中？ 8.1 某活动磁头磁盘组的性能参数如下：转数某活动磁头磁盘组的性能参数如下：转数6000转转/分，每道容量分，每道容量20KB，平均寻道时间，平均寻道时间10ms。假定操作系统采用两种方式访问该磁盘组，第一假定操作系统

14、采用两种方式访问该磁盘组，第一种方式每次读取种方式每次读取2KB，第二种方式每次读取，第二种方式每次读取8KB。知操作系统访问磁盘的时间开销为知操作系统访问磁盘的时间开销为5ms的额外开的额外开销和销和2KB/ms的传输开销。求的传输开销。求; 1.计算该次片组的数据传输率和平均寻址时间计算该次片组的数据传输率和平均寻址时间即从磁头定位到目的磁道开场到寻觅到目的扇即从磁头定位到目的磁道开场到寻觅到目的扇区的平均时间？区的平均时间？ 2.假设要读取一个很大的磁盘文件，操作系统假设要读取一个很大的磁盘文件，操作系统按第一种方式和第二种方式所需的时间比是多少？按第一种方式和第二种方式所需的时间比是多

15、少？ 8.2 设某磁盘有两个记录面，存储区内直径为设某磁盘有两个记录面，存储区内直径为2.36英寸，外直径为英寸，外直径为5英寸，道密度为英寸，道密度为1250TPI(TPI：磁道数：磁道数/英寸英寸)，内直径处的位密，内直径处的位密度为度为52，400bpi位位/英寸英寸)，转速为，转速为2400rpm(rpm：/分分)。请解答：。请解答： 每面有多少磁道，每磁道能存储多少字节？每面有多少磁道，每磁道能存储多少字节？ 数据传输率是多少？数据传输率是多少？ 设找道时间在设找道时间在10ms40ms之间，在一个磁道上写上之间，在一个磁道上写上8000字节字节数据，平均需求多少时间？数据，平均需求

16、多少时间？ 解答：解答： 知道密度知道密度Dcylinder =1250TPI ，内直径，内直径Diminner=2.36英寸，外直径英寸，外直径Dimoutside=5英寸，那么每面的磁英寸，那么每面的磁道数道数N每面磁道数为：每面磁道数为： N每面磁道数为每面磁道数为= Dcylinder(Dimoutside-Diminner)/2=12501.32=1650 根据位密度的楰，这样每道上存储的字节个数一样，那么可存储根据位密度的楰，这样每道上存储的字节个数一样，那么可存储的字节数可由下公式得到：的字节数可由下公式得到：Num磁道磁道=2 RinnerDbit=DiminnerDbit+8

17、=48562字节。字节。 设数据传输率为设数据传输率为f，那么根据数据传输率的定义，由以下公，那么根据数据传输率的定义，由以下公式可以得到解：式可以得到解：f=Diminner(Dbit/8) (2400/60)=1.94MB/s 设读取数据所需总的时间为设读取数据所需总的时间为T，平均找道时间为，平均找道时间为TSEEK，旋转延迟为旋转延迟为TROTATE， 数据读取时间为数据读取时间为TREAD ，那么解过，那么解过程为：程为： T= TSEEK+ TROTATE+ TREAD =(10+40)/2+1/(2400/60)+2+(81024)/(1.94106) 103=41.7ms(36

18、) 8.3 某磁盘存储器的平均找道时间为某磁盘存储器的平均找道时间为Ts，转速为每分，转速为每分r转，每磁转，每磁道容量为道容量为N个字，每信息块为个字，每信息块为n个字。试推算读写一个信息块个字。试推算读写一个信息块所需时间所需时间Tb的计算公式。的计算公式。 解答：设平均等待时间为解答：设平均等待时间为TWAIT， 数据读取时间为数据读取时间为TREAD，那么，那么 一个信息块的时间为：一个信息块的时间为： Tb=Ts +TWAIT+ TREAD=Ts+60/(2 r)+60n/rN 9.1 假设需显示一幅有256种颜色1024768像素的图像。 显示系统的帧存容量为多少位？ 如要在屏幕上

19、得到逼真的动态图像，假设每秒传送50帧(逐行扫描)，那么传送频率为多少？ 如要显示汉字，机器内设置有ROM汉字库，存放一级和二级汉字，汉字采用1616点阵，那么汉字库的容量是多少？ 答： 显示系统的帧缓冲容量为： 10247682256 =6291456位 传送频率为： 5062914568=39.3216Mbit/s 一级汉字个数为3755个，二级汉字为3008个，汉字库容量为(3755+3008)16168=216416字节 9.2 一个黑白CRT，显示具有16级灰度的图片，知CRT的分辨率为800600，问显示RAM的容量为多少？如帧同步脉冲的频率为30Mhz，那么视频脉冲的频率应是多少

20、？ 答： 显示RAM容量为： 800600216 =240kB 视频脉冲的频率是： 80060030=1.44Mhz 9.3 假设某计算机显示器的分辨率为1024768，65535灰度级，那么它显示卡的刷新存储器至少为多少kB？ 答： 需求容量为： 1024768265535 =1536kB9.4 某位图终端的显示器分辩率为1024*768，显示器每秒钟刷新75次。对应于一个像素点的刷新时间是多长？9.5 激光打印机有哪些部件组成？它的任务原理是什么？ 10.1 简答题：什么是总线判决有哪几种方式？集中式总线判决方式有哪些？这些总线判决方式各有哪些特点？, 答： 总线判决：当采用非公用总线时，

21、由于 能够有多个设备或部件同时恳求运用总线，就应该由总线控制机构来按照某种优先次序判决，以保证在同一时间内只能有一个高优先级的恳求都以得对总线的运用权。 有两种方式：集中式总线控制和分布式总线控制。 集中式总线判决方式有3种：串行链、，定时查询、独立恳求。 其特点分别是：串行链接的特点是逻辑简单，扩展性好活性差。 定时查询的特点是灵敏性好，可靠性高；控制线多，扩展性稍差。 独立恳求的特点是速度快，灵敏性好；控制线数量过大。 10.2 某计算机的外部设备具有三级中断功能，中断呼应次序根本上由硬件排队电路决议，但可利用各个外部设备控制中断屏蔽控制位来封锁本设备的中断恳求信号。设一切中断处置程序的执

22、行时间一样，均为T，在5T时间内共发生5次中断恳求信号，如下图。 请图示各个中断处置程序占用的时间段及中断程序完成的次序。 软件进展干涉，当执行中断处置程序 时，屏蔽二级中断。请图示各个中断处置程序占用的时间段及中断程序完成的次序。解答： 没有软件进展干涉时，实践呼应顺序为： 。所以，中断处置程序占用的时间段及中断程序完成的次序如下图。T 2T 3T 4T 5T 注：其中表示1级中断设备发出的中断请求信号，其余类推 的级别最高，次之，最低 中断处理程序占用的时间断及中断程序完成的次序中 断 请 求主 程 序中 断 处 理 程 序 由于进展了软件干涉，实践呼应时发生了变化，虽然的级别高于，但是当

23、 先到来时，并不能中断它。 所以，进展了软件干涉后，中断处置程序占用的时间段及中断程序完成的次序如下图。 中 断 处 理 程 序 占 用 的 时 间 断 及 中 断 程 序 完 成 的 次 序中 断 请 求主 程 序中 断 处 理 程 序 10.3 什么叫中断嵌套？CPU中断处置周期完成哪些任务？答： 中断嵌套：当曾经有中断发生并转入效力程序，而且并不制止其他中断发生时，此时又有别的高级中断源发生恳求，因此被迫停顿当前的中断效力程序，转去呼应更高优先权的中断恳求，这就构成中断的嵌套。 CPU中断处置周期要完成的任务：A)关中断。防止保管现场不完好。B)保管断点和现场。保证今后能正确前往中断点。

24、C)判别中断源，转向中断效力程序。多个中断源同时恳求，选择最高优先权的中断源，并转入相应的效力程序入口。D)开中断。允许更高级中断呼应。E)执行中断效力程序。实践有效的效力任务。F)关中断。防止恢复现场不完好。G)恢复现场，恢复断点。前往中断点。H)开中断。此次中断呼应终了，允许各种中断呼应。 10.4 简述子程序调用和中断转移指令的执行过程与区别。答： 子程序调用：A)保管当前地址。用于今后前往。B)转移并执行子程序。C)执行子程序终了，取出前往地址，并前往。 中断转移指令：A)发生中断，并呼应。B)关中断。防止保管现场不完好。C)保管断点和现场。保证今后能正确前往中断点。D)判别中断源，转

25、向中断效力程序。多个中断源同时恳求，选择最高优先权的中断源，并转入相应的效力程序入口。E)开中断。允许更高级中断呼应。F)执行中断效力程序。实践有效的效力任务。G)关中断。防止恢复现场不完好。H)恢复现场，恢复断点。前往中断点。I)开中断。此次中断呼应终了，允许各种中断呼应。 子程序调用和中断转移指令都会产生当前指令地址的跳转，并且最终都需求前往，但是它们基于不同的目的，因此执行过程有很多不同。l 子程序调用虽然产生指令地址的跳转，但它并不会停顿当子程序调用虽然产生指令地址的跳转，但它并不会停顿当前程序的执行，而且子程序的本身就属于当前执行程序的一部前程序的执行，而且子程序的本身就属于当前执行

26、程序的一部分；而中断转移指令产生的指令地址的跳转，要求停顿当前程分；而中断转移指令产生的指令地址的跳转，要求停顿当前程序的执行，而且不属于当前执行程序的一部分。序的执行，而且不属于当前执行程序的一部分。l子程序调用能够只需保管前往地址，不用保管形状存放器等机子程序调用能够只需保管前往地址，不用保管形状存放器等机器形状；而中断转移指令不仅要保管前往地址，还要保管形状器形状；而中断转移指令不仅要保管前往地址，还要保管形状存放器等机器形状。存放器等机器形状。l 子程序调用过程中并不在意中断的呼应，因此不需求靠开子程序调用过程中并不在意中断的呼应，因此不需求靠开关中断来控制；而中断转移指令中的某些阶段

27、关中断来控制；而中断转移指令中的某些阶段(保管和恢复现场保管和恢复现场)要防止中断的呼应，因此需求靠开关中断来控制，防止发生错要防止中断的呼应，因此需求靠开关中断来控制，防止发生错误。误。l 子程序调用并不需求硬件协助任务，完全靠软件实现；而中子程序调用并不需求硬件协助任务，完全靠软件实现；而中断转移指令不仅要靠软件支持，还要硬件协助任务。断转移指令不仅要靠软件支持，还要硬件协助任务。l 子程序调用将继续坚持当前程序的形状子程序调用将继续坚持当前程序的形状(用户方式、系统方用户方式、系统方式式)；而中断转移指令不论当前程序的形状都将进入系统方式。；而中断转移指令不论当前程序的形状都将进入系统方

28、式。 10.5 判别以下概念的正确性： 屏蔽一切的中断源，即为关中断。 I/O设备的编址方式分为单独编址方式和存储器映射方式。 答： 正确。 关中断，即为要屏蔽一切的中断源。 正确。 这正是 I/O设备的编址的两种方式。 10.6 是非题： CPU在呼应中断后可以立刻呼应更高优先级的中断恳求(不思索中断优先级的动太分配)。 衔接到计算机单总线上的设备称为主设备。 答： 错误。 必需求在完好保管现场之后，才干去呼应更高级别的中断，否那么会呵斥现场保管不完好，从而今后无法前往断点。 错误。 主、从设备都可衔接到单总线上。 10.7 是非题，并简单阐明其缘由。 CPU可任选CPU停顿法、总线周期挪用

29、法或总线周期分时法来实现DMA。 DMA是主存与外设间交换数据的方式，它也可用于主存与主存之间的数据交换。答： 正确。 这是DMA处置的3种方法。 错误。 DMA是主存与外设间交换数据的方式，它不可用于主存与主存之间的数据交换。 10.8 在一个8级中断系统中，硬件中断呼应从高究竟优先顺序是： 12345678， 设置中断屏蔽存放器后，中断呼应的优先顺序变为 13572468， 假设CPU在执行一个运用程序时有5、6、7、8级4个中断同时到达，CPU在按优先顺序处置到第3个中断恳求的过程中又有一个3级中断恳求到达CPU，试画出CPU呼应这些中断的顺序表示图。答： CPU呼应中断的顺序表示图如以

30、下图所示。 CPU响应中断的顺序示意图中断请求主程序中断处理程序 10.8 何谓DMA？DMA操作可以分几个主要步骤？ 解答：即直接内存访问方式，完全由硬件执行I/O交换的任务方式。在这种方式下，DMA控制器从CPU完全接纳对总线的控制，数据交换不经过CPU，而直接在内存与设备之间进展。 DMA操作可以分为3个主要步骤： 即传送前的预处置、正式传送、传送后处置阶段。 预处置阶段：由CPU执行几条输入输出指令、测试设备形状。向DMA控制器的设备地址存放器中送入设备号，并启动设备。向内存地址计数器中送入起始地址。向字计数器中送入交换的数据字个数。 正式传送阶段：外设预备好发送数据(输入)或接纳数据

31、(输出)时，发出DMA恳求，由DMA控制器向CPU发出总线运用权的恳求(HOLD)。CPU在本机器周期执行终了后呼应该恳求并使CPU的总线驱动器处于高阻形状，然后与系统总线相脱离，DMA控制器接纳数据总线和地址总线的控制，并向内存提供地址。在内存和外围设备之间进展数据交换。每交换一个字那么地址计数器和字计数器加1，当记数值到0时，DMA操作终了并向CPU提出中断报告。 DMA后处置任务：一旦DMA的中断恳求得到呼应，CPU将停顿主程序的执行，转去执行中断效力程序进展DMA操作的后处置。包括校验送入内存的数据能否正确；决议运用DMA方式传送数据还是终了传送；测试传送过程中能否发生错误。l10.9

32、 从中断的急迫程度、从中断的急迫程度、CPU呼应时间和接口控制电呼应时间和接口控制电路三个方面，阐明路三个方面，阐明DMA方式和程序中断方式的差别，方式和程序中断方式的差别，并阐明并阐明DMA方式中有无中断恳求，为什么？方式中有无中断恳求，为什么？l10.10 某某32位机字宽位机字宽32位的一台外设经过位的一台外设经过32位总位总线与系统内存相连。线与系统内存相连。CPU每秒执行每秒执行106条指令，平均条指令，平均每条指令需求每条指令需求5个机器周期，其中个机器周期，其中3个周期必需访问内个周期必需访问内存，内存读写需求一个机器周期。假定存，内存读写需求一个机器周期。假定CPU在在95%的

33、的时间内继续执行时间内继续执行“背景程序，且这段时间内不执行背景程序，且这段时间内不执行I/O指令。现该外设需求把一个非常大的数据块传送到指令。现该外设需求把一个非常大的数据块传送到内存。内存。1.假设采用程序假设采用程序I/O方式，每传送以方式，每传送以32位字宽的位字宽的数据需求数据需求CPU执行执行2条指令。请计算最大数据传输率条指令。请计算最大数据传输率字字/秒。秒。2.假设采用假设采用DMA方式，在方式，在DMA与与CPU出出现总线冲突时，现总线冲突时，CPU优先。请计算最大数据传输率优先。请计算最大数据传输率字字/秒。秒。l10.11 某某8位计算机系统采用单总线构造，数据总线位计

34、算机系统采用单总线构造，数据总线8根，根，地址总线地址总线16根，系统加电后，根，系统加电后，CPU中的程序计数器中的程序计数器PC初始值为初始值为FFF0H。知：。知：1.主存地址空间主存地址空间64KB，其中系，其中系统统BIOS程序大约需求程序大约需求4KB,由由4K4的的ROM芯片构成，芯片构成，其他地址空间为系统其他地址空间为系统RAM区，用区，用4K8的的SRAM芯片构芯片构成。成。 2.该机系统总线上衔接一该机系统总线上衔接一I/O接口，接口控制有公接口，接口控制有公用接口芯片实现，该芯片内部包含用接口芯片实现，该芯片内部包含8个用于存放数据和个用于存放数据和形状的形状的8位存放

35、器。位存放器。3.CPU信号中包括有信号中包括有A0A15、数据、数据线线D0D7、读控制线、读控制线/RD和写控制线和写控制线/WE、内存访问恳、内存访问恳求线求线/MREQ和和I/O端口访问恳求线端口访问恳求线/IORQ。4.I/O编址采编址采用单独编址，用单独编址，I/O地址占地址占8位；位；5.接口芯片有双向数据端接口芯片有双向数据端D0D7、地址输入端、地址输入端A0A2和片选输入端和片选输入端/CS，通讯接，通讯接口地址范围为口地址范围为80H87H。要求：。要求：l1请合理分配主存地址空间，指明请合理分配主存地址空间，指明ROM区和区和RAM获获得地址范围。得地址范围。l2请完成

36、存储器设计和通讯接口设计，画出请完成存储器设计和通讯接口设计，画出CPU与存与存储器和通讯接口之间的衔接表示图。储器和通讯接口之间的衔接表示图。l10.12 有有5个中断源个中断源D1、D2、D3、D4和和D5，它们，它们的中断优先级从高到低分别是的中断优先级从高到低分别是1级、级、2级、级、3级、级、4级和级和5级。这些中断源的中断优先级、正常情况级。这些中断源的中断优先级、正常情况下的中断屏蔽码和改动后的中断屏蔽码见下表。下的中断屏蔽码和改动后的中断屏蔽码见下表。每个中断源有每个中断源有5位中断码，其中，位中断码，其中，0表示该中断源表示该中断源开放，开放，1表示该中断源被屏蔽。表示该中断源被屏蔽。中断源中断源 中断源优先级中断源优先级 正常的中断屏蔽码正常的中断屏蔽码D1 D2 D3 D4 D5改变后的中断屏蔽码改变后的中断屏蔽码 D1 D