DSP系统硬件结构DSP芯片是一种特殊结构的微处理器,为了快(精)

1、的的范德萨的地方爱的规格爱你啊好文章第 3 章 C54x DSP 系统硬件结构DSP 芯片是一种特殊结构的微处理器，为了快速地实现数字信号处理运算，采用了流水线指令执行结构和相应的并行处理结构，可在一个周期内对数据进行高 速的算术运算和逻辑运算。本章主要介绍 C54x DSP 芯片的硬件结构，重点对芯片 的引脚功能、CPU 结构、内部存储器、片内外设电路、系统控制以及内、外部总 线进行讨论。3.1 C54x DSP 的基本架构TMS320 C54x DSP （简称 C54x ）是 TI 公司为实现低功耗、高速实时信号处 理而专门设计的 16 位定点数字信号处理器。其内核包含在第1 章已经讨论过

2、的哈佛结构和高级算术特点中。另外，C54x 还具有多总线结构以及强大的片上外设，具有高度的操作灵活性和运行速度，适应远程通信等实时嵌入式应用的需要，现已 广泛地应用于无线通信系统中。3.1.1 C54x DSP 的基本结构图一块 DSP 芯片上集成 CPU、片内存储器、外围电路、总线以及外部总线接 口。图 3-1所示为 TMS320C54x 基本结构框图，它包含了主要模块和总线结构。 图 3-2 所示为TMS320C54x 功能结构图。与传统微处理器相比较，DSP 最显著的结构特点是具有高效存取数据、单周期乘法器和零开销硬件循环等。3.1.2 C54x DSP 的主要特征1.具有快速处理性能的

3、 CPU 部分CPU 是 DSP 芯片中的核心部分，CPU 内的硬件构成决定其指令系统的性能。 采用了流水线指令执行结构和相应的并行处理结构，可在一个周期内对数据进行高 速的算术运算和逻辑运算，TMS320C54x 的 CPU 包括以下几部分：（1 先进的多总线结构，包括 1 条程序总线、3 条数据总线、4 条地址总线和外 设总线；(2 40 位算术逻辑单元(ALU，包括 1 个 40 位的桶形移位寄存器和 2 个独立的 40 位累加器；(3 17 K 的并行乘法器，并与 1 个 40 位的专用加法器配合，用于非流水线的 单周期乘/累加操作；DSP 芯片技术及工程实例第 3 章 C54x DS

4、P 系统硬件结构图 3-1 TMS320C54x基本结构框图图 3-2 TMS320C54x 功能结构图(4 比较、选择和存储单元，用于维特比运算中的加 /比较选择；(5 指数编码器，可以在单周期内计算 40 位累加器的指数值；(6 2 个地址生成器，包括 8 个辅助寄存器和 2 个辅助寄存器算术单元；(7 双内核结构(只适用于 C5420 .2.具有哈佛结构的存储器系统(1 具有独立的程序存储器和数据存储器，可同时访问，使许多处理运算比传 统的冯诺依曼结构有效得多。(2 具有 192 K 字可寻址存储空间，包括片内、外 64 K 字程序存储空间，片 内、外 64 K字数字存储空间和片外 64

5、 K 字的 I/O 空间。其中一些型号 DSP 的程 序存储器空间可扩展至8 M 字，例如 TMS320C548、TMS320C549、TMS320C5402、TMS320C5410 和 TMS320C5420.(3 提供一定容量的片内存储器，片内存储器配置因型而异，包括片内ROM 和RAM，通过内部多总线，CPU 可以同时、快速地访问它们，以实现并行处理。但 对于外部存储器，DSP 提供了外部接口，它与内部多总线结构复接，但外部只有 一组 I/O 接口线，所以不能在单周期内并行实现读写操作。3.片内外设和专用电路除了 DSP 内核外，DSP 芯片上还需配置一些外设专用器件。这些器件可以与DS

6、P 内核平行操作，只占用很小的内核指令周期，依靠这些器件无缝出入DSP 处理内核的能力，可大大提高 DSP 处理数据的能力。TMS320C54X 的片内外设和专 用电路采用模块化的结构设计，常见的外设包括以下几种。（1 可编程软件等待状态发生器。（2 可编程分区转换逻辑电路。（3 可采用内部振荡器或外部时钟源的片内锁相环（PLL ）时钟发生器。（4 外部总线接口可以禁止或允许外部数据总线、地址总线和控制线的输出。（5 数据总线具有总线保持功能。（6 可编程定时器。（7 8 位并行主机接口（ HPI，有些产品还包括扩展的 8 位并行主机接口（HPI8）和 16 位并行主机接口（ HPI16 .（

7、8 片内的串行口按不同的型号分为全双工串口（支持8 位和 16 位数据传送）、时分多路（TDM ）串口和缓冲（BSP ）串口。C54x 系列定点 DSP 芯片共享同样的 CPU 内核和总线结构，但每一种器件片 内存储器的配置和片内外设不尽相同。表 3-1 列出了 TMS320C54X 系列 DSP 基本 配置汇总。表 3-1TMS320C54X 系列 DSP 基本配置汇总表型 号电压/Vcorel/O 片内 存储器 RAM/KBROM/KBDAT/PRO/B 外 设 McBSPTimerHPIDMAMIPS 封 装 C54011.83.384128K/2M228 位 6通道 50144LQFP

8、/ 144BGAC54021.6/1.83.3328/32128K/2M/128K/16M2/31/28 位 6 通道 100/160144LQFP/144BGAC54041.53.332128128K/16M328/16 位 6 通道 120144LQFP/144BGA 续表型 号电压/Vcorel/O 片内存储器 RAM/KBROM/KBDAT/PRO/B 夕卜设 McBSPTimerHPIDMAMIPS 封装C54071.63.380256128K/16M328/16 位 6 通道 120144LQFP/144BGAC54091.51.83.36432128K/16M318/16 位 6

9、 通道 80160144LQFP/144BGAC54101.5 2.53.312832128K/16M318/16 位 6 通道 100160144LQFP/144BGAC54161.5/1.63.325632128K/16M318/16 位 6 通道 120/160144LQFP/144BGAC54201.83.32000128K/16M6216 位 12 通道 200144LQFP/144BGA4.指令系统在 TMS320C54X 的指令系统中，具有单指令重复和块指令重复操作指令，32位长操作数指令，同时读入 2 个或 3 个操作数的算术指令。支持存储器块传送指 令，能并行存储和并行加载的

10、算术指令，支持条件存储指令及中断快速返回指令。5. 执行速度对 TMS320C54X 而言，其执行单周期定点指令时间为 25/20/15/12.5/10 ns （对 应每秒指令数分别为 40/50/66/80/100 MIPS .6. 电源和功耗TMS320C54X DSP 芯片可采用 5 V、3.3 V、3 V 和 1.5 V、1.8 V 或 2.5 V 的 超低电压供电。而且其功耗可采用下降指令 IDLE1、IDLE2 和 IDLE3 来控制，以 便使 DSP 工作在节电模式下可控制关断 CLKOUT 信号。7. 芯片仿真功能具有符合 IEEE 1149.1 标准的片内仿真 JTAG 接口

11、，其主要功能是用于与主机 相连接，实现芯片的仿真与测试。3.2 总线结构按照结构来区分，又可将总线分成内部总线和外部总线，本节只介绍内部总 线，外部总线的结构和功能将在 3.8 节介绍。为了提高 CPU 高度的并行性，达到最大的处理能力，例如在单周期内完成算 术、逻辑和位操作等运算，TMS320C54X DSP 片内采用多总线结构，用 8 条总 线，可同时对程序指令和数据进行双访问，这 8 条 16 位的总线包括 4 条程序/数据 总线和 4 条地址总线。另外，CPU 访问片内外设是通过在片双向总线来实现的，如图 3-2 所示的功能结构图。正是这种改进型哈佛总线结构，形成了支持高速指令执行的硬

12、件基础。(1 程序总线(PB :传送来自程序存储器的指令代码和立即数。(2 3 组数据总线(CB、DB 和 EB:负责将片内的各种元器件相互连接，如CPU、数据地址产生逻辑、程序地址产生逻辑、片内外设和数据存储器等。其中，CB 和 DB 总线传送从存储器读出的数据，即 读”操作使用的数据总线；EB 总 线传送向存储器写入的数据，即 写”操作使用的数据总线。(3 地址总线(PAB、CAB、DAB、EAB :负责传送执行指令所需的地址。(4 在片双向总线：TMS320C54X 用一组双向的片内总线访问片内外设，这组总线轮流使用 DB 和 EB 与 CPU 连接。用这组总线进行读/写操作需要两个或更

13、多 的周期，具体所需周期数取决于片内外设的结构。TMS320C54X 能利用两个辅助寄存器算术单元(ARAU0 和 ARAU1 在同一个周期内生成两个数据存储器地址，可实现片内 RAM 的双访问功能。表 3-2 列出了各种不同类型的总线访问形式。从表中看到，C54x 器件在任何给定的机器周期内可执行 4 个并行存储器操作：1 次取指、读取 2 个操作数和写 1个操作数。或通过 CB、DB、PB 总线同时取操作数，可在一个机器周期内完成从 数据存储器读双数据同时从程序存储器读一个常数的3 个操作数读取，而片上外设的读、写则是通过 DB 和 EB 总线轮流与 CPU 连接完成，所以使用这组总线进行

14、 读/写操作需要两个或更多的周期。表 3-2 C54x DSP 读/写操作占用总线情况读/写 方式地址总线PABCABDABEAB 程序总线PB 数据总线 CBDBEB 程序读V程序写V单数据读V双数据读WE：长 数据读V(hwV(lwV(hwV单数据写V数据读/数据写VVV数据读/系数读VVVVVV外设读V外设写VV3 存储器结构TMS320C54X DSP 存储器采用改进型哈佛结构。与冯 诺依曼结构的存储器相 比较，哈佛结构的程序/数据总线和空间是分开的，冯 诺依曼结构的程序/数据总线 和空间是合二为一的，而改进型哈佛结构的部分程序/数据空间可交叉，因此提供了高度的并行性。3.3.1 DS

15、P 存储器空间的划分C54x DSP 的存储空间共 192 K 字，由 3 个独立可选的存储空间组成，包括 64K 字的程序存储空间、64 K 字的数据存储空间和 64 K 字的 I/O 空间。其中有些 型号芯片的程序空间还可以进一步扩展。存储器分为片内存储器和片外存储器。片内存储器有3 种类型：双访问 RAM（DARAM、单访问 RAM（SARAM 和 ROM. RAM 总是安排到数据存储空间，但也 可以配置在程序存储空间。C54x 片上还有 26 个映射到数据存储空间的 CPU 寄存 器和外设寄存器。ROM 一般映射到程序存储空间，也可以部分地映射到数据存储 空间。在 TMS320C54X

16、 DSP中，片外存储器主要包括程序存储器、数据存储器、 I/O 空间。与片外存储器相比，片内存储器不需插入等待状态，成本低，功耗低。 但是，片外存储器具有寻址较大存储空间的能力，而片内存储器寻址存储空间较 小。C54x 通过设置处理器工作方式状态寄存器（PMST ）中的 3 个状态位 MP/MC、OVLY 和 DROM （详见 3.4.1 节），可以很方便地 使能”和 禁止”程序 与数据空间中的片内存储器。（1 MP/MC 位MP/MC 位决定是否使用片内 ROM.若 MP/MC=0，称微计算机模式，片内 ROM 使能并能够访问。若 MP/MC=1，称微处理器模式，表示片内 ROM 无法访问。

17、(2 OVLY 位OVLY 位决定是否让数据存储器映射到程序存储器空间。若 OVLY=0，片内 RAM 只映射到数据存储空间。若 OVLY=1，片内 RAM 同时映射到程序和数据存储空间。(3 DROM 位DROM 位决定是否让部分程序存储器映射到数据存储器空间。若 DROM=0，片内 ROM 不映射到数据存储空间。若 DROM=1，部分片内 ROM 映射到数据存储空间。DROM 位的用法与 MP/MC 位的用法无关。不同的 C54x 的数据和程序存储区 分配并不完全相同。 图 3-3(a 所示为 TMS320C549 存储器空间分配图， 图 3-3(b 所 示为 TMS320C5416存储器

18、空间分配图，从图中可以看到在任何一个存储空间内， RAM、ROM 都可以驻留在片内或者片外，但需要通过对 3 个状态位 MP/MC、 OVLY 和 DROM 的设置来配置。图 3-3 存储器空间分配图图 3-3 (续)所有 C54x DSP 器件提供一定数量的片内 ROM 和 RAM, DSP 有两种类型的 RAM，包括双寻址 RAM (DARAM )和单寻址 RAM (SARAM。表 3-3 列出了不 同 C54x 系列 DSP 片内各种存储器的配置。1.片内 ROM片内 ROM 是程序存储器的一部分，对某些 DSP 器件来说，也可是数据存储 空间的一部分， 如 C5402。 当 MP/MC

19、 设置为 0 时， 可以映射到程序存储空间的 ROM 为 4 KB ;当 DROM设置为 1 时，可以映射到数据存储器空间的 ROM 为 4KB。 不同芯片的片内可用 ROM 容量是不一样的， 见表 3-3。 对于 ROM 少的 DSP 器件(2 KB ,ROM 中含有自举加载器，在程序启动时，将用户的代码从慢的外部 ROM、串口，或 JTAG 加载到内部存储器，这样可以加 快程序的运行速度。对于具有较大 ROM 的器件，部分 ROM 可以映射到数据和程 序空间，用户提供的代码或数据以目标文件格式写入 ROM, TI 公司可以将程序掩 膜到该 ROM 中。2.片内双寻址 RAM(DARAM所谓

20、 DARAM， 就是在一个指令周期内， CPU 可对其进行读和写两次存取操 作， DARAM由块组成，CPU 能在每个周期内对同一块 DARAM 进行读和写。 DARAM 总是映射在数据存储器空间，用于存储数据，当OVLY 设置为 1 时，它也可同时映射在程序存储器空间，用于存储程序代码。表 3-3 常见的 C54x 系列DSP 片内存储器配置 KB 存储器类型C541C542C543C545C546C548C549C5402C5416C5420ROM28224848216416 程序ROM2O223232216416O 程序 / 数据R0M800161600400DARAM510106688

21、166432SARAM0000024240641603.片内单寻 址RAM(SARAM 在一个指令周期内只能进行一次读或写操作。SARAM 也由块组成，与 DARAM 一样，SARAM 总是映射在数据存储器空间，用于存储数据，当 OVLY 设置为 1 时，也可同时映射在程序存储器空间，用于存储程序代码。4.存储器映射寄存器CPU 内部专用寄存器和片上外设寄存器总是映射在数据存储器的0 页上，对它们的访问很简单，存储器映射访问提供了一种方便途径，用于寄存器的存储和恢 复，也用于累加器与其他寄存器之间的信息传递。3.3.2 程序存储器程序存储器空间存放要执行的指令和执行中所用的系数表。C54x DSP 可以寻址 64 K 字的程序存储空间。但也有一些型号的 DSP 可以扩展到 8 M 字，如C548、C549、C5410、C5402 和 C5420。下面分别讲述程序存储器的组织、片内ROM 的安排、扩展程序存储器等内容。1.程序存储器空间的配置程序存储器空间由片内和片外程序存储器组成。如前所述，片内程序空间的组 织主要通过设置 MP/MC、OVLY 位来实现。表 3-4 列出了各种 C54x 芯片片内程 序存储器配置情况。MP/MC 和 OVLY 位决定了哪个片内存储器在程序空间中可 用。例如，当 OVLY 设置为 1 时，DARAM 或 SARAM 才能被配置到