VHDL程序基本结构

1、第2章 VHDL硬件描述语言 EDA技术1图图2.4 VHDL程序设计基本结构程序设计基本结构 2.2 VHDL程序基本结构程序基本结构 一个相对完整的一个相对完整的VHDL程序程序通常包含通常包含实体实体(Entity)、结构体结构体(Architecture)、配置配置(Configuration)、程序包程序包(Package)和和库库(Library)5个部分。个部分。第2章 VHDL硬件描述语言 EDA技术2 （1）库、程序包使用说明：库、程序包使用说明：用于打开用于打开(调用调用)本设计实体本设计实体将要用到的库、程序包；将要用到的库、程序包；程序包程序包存放各个设计模块共享的存放

2、各个设计模块共享的数据类型、常数和子程序等；数据类型、常数和子程序等；库库是专门存放预编译程序包是专门存放预编译程序包的地方。的地方。（2）实体：实体：用于描述所设计的系统的外部接口信号，是用于描述所设计的系统的外部接口信号，是可视部分；可视部分；（3）结构体：结构体：用于描述系统内部的结构和行为，建立输用于描述系统内部的结构和行为，建立输入和输出之间的关系，是不可视部分。入和输出之间的关系，是不可视部分。 （4）配置说明语句：配置说明语句：主要用于以层次化的方式对特定的设主要用于以层次化的方式对特定的设计实体进行元件例化，或是为实体选定某个特定的结构体。计实体进行元件例化，或是为实体选定某个

3、特定的结构体。第2章 VHDL硬件描述语言 EDA技术3 实体实体(ENTITY)是一个设计实体的表层设计单元，其功能是一个设计实体的表层设计单元，其功能是对这个设计实体与外部电路进行接口描述。它规定了设计是对这个设计实体与外部电路进行接口描述。它规定了设计单元的输入输出接口信号或引脚，是设计实体经封装后对外单元的输入输出接口信号或引脚，是设计实体经封装后对外的一个通信界面。的一个通信界面。 1实体语句结构实体语句结构 实体说明单元的常用语句结构如下：实体说明单元的常用语句结构如下： ENTITY 实体名实体名 IS GENERIC(类属表类属表)； PORT(端口表端口表)； END ENT

4、ITY 实体名；实体名； 2.2.1 实体实体第2章 VHDL硬件描述语言 EDA技术4 实体说明单元实体说明单元必须以语句必须以语句“ENTITY 实体名实体名IS”开始，以语开始，以语句句“END ENTITY 实体名；实体名；”结束。结束。 实体名实体名是设计者自己给设计实体的命名，可作为其他设计是设计者自己给设计实体的命名，可作为其他设计实体对该设计实体进行调用时用。实体对该设计实体进行调用时用。 中间在方括号内的语句描述，在特定的情况下并非是必须中间在方括号内的语句描述，在特定的情况下并非是必须的。例如构建一个的。例如构建一个VHDL仿真测试基准等情况中可以省去方括仿真测试基准等情况

5、中可以省去方括号中的语句。号中的语句。 第2章 VHDL硬件描述语言 EDA技术5 2类属类属(GENERIC)说明语句说明语句 类属类属(GENERIC)参量是一种端口界面常数，常以一种说明参量是一种端口界面常数，常以一种说明的形式的形式放在实体或块结构体前的说明部分放在实体或块结构体前的说明部分。类属为所说明的环。类属为所说明的环境提供了一种静态信息通道，类属的值可以由设计实体外部提境提供了一种静态信息通道，类属的值可以由设计实体外部提供。供。 类属说明的一般书写格式如下：类属说明的一般书写格式如下： GENERIC(常数名；数据类型常数名；数据类型：设定值：设定值 ；常数名：数据类型；常

6、数名：数据类型：设定值：设定值 )； 第2章 VHDL硬件描述语言 EDA技术6 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY AND2 IS GENERIC(RISEW：TIME:=1 ns； FALLW：TIME:=1 ns)； PORT( A1：IN STD_LOGIC； A0：IN STD_LOGIC； Z0：OUT STD_LOGIC)； END ENTITY AND2；【例【例2.2】2输入与门的实体描述输入与门的实体描述 类属说明中定义参数类属说明中定义参数RISEW为上沿宽度，为上沿宽度，FALLW为下沿宽为下沿宽度，它们分

7、别为度，它们分别为 1 ns，这两个参数用于仿真模块的设计。，这两个参数用于仿真模块的设计。第2章 VHDL硬件描述语言 EDA技术7 实体端口说明的一般书写格式如下：实体端口说明的一般书写格式如下： PORT(端口名：端口模式端口名：端口模式 数据类型；数据类型； 端口名：端口模式端口名：端口模式 数据类型数据类型)； 端口名端口名是设计者为实体的每一个对外通道是设计者为实体的每一个对外通道(系统引脚系统引脚)所所取的名字，一般用几个英文字母组成；取的名字，一般用几个英文字母组成； 端口模式端口模式(端口方向端口方向)是指这些通道上的数据流动方式，是指这些通道上的数据流动方式，即定义引脚是输

8、入还是输出；即定义引脚是输入还是输出； 数据类型数据类型是指端口上流动的数据的表达格式。是指端口上流动的数据的表达格式。 3PORT端口说明端口说明第2章 VHDL硬件描述语言 EDA技术8图图2.5 端口模式符号图端口模式符号图INOUTBUFFERINOUT IEEE 1076标准包中定义了标准包中定义了4种常用的端口模式，各端口模种常用的端口模式，各端口模式的功能及符号分别见表式的功能及符号分别见表2.1和图和图2.5。 表表2.1 端口模式说明端口模式说明第2章 VHDL硬件描述语言 EDA技术9PORT(n0，n1，select：IN BIT； q：OUT BIT； bus：OUT

9、BIT_VECTOR(7 DOWNTO 0)；【例【例2.3】端口模式及数据类型定义端口模式及数据类型定义 说明：说明：n0， n1，select 是输入引脚，属于是输入引脚，属于BIT型；型； q是输出引脚，是输出引脚，BIT型；型； bus是一组是一组8位二进制总线，属于位二进制总线，属于BIT_VECTOR。第2章 VHDL硬件描述语言 EDA技术10 LIBRARY IEEE； USE IEEE.STD_LOGIC.1164.ALL； ENTITY mm IS PORT(n0，n1，select：IN STD_LOGIC； Q：OUT STD_LOGIC； Bus：OUT STD_LO

10、GIC_VECTOR(7 DOWNTO 0)； END ENTITY mm；【例2.4】端口模式及IEEE库数据类型定义 例中端口数据类型取自例中端口数据类型取自IEEE标准库标准库(该库中有数据类型和该库中有数据类型和函数的说明函数的说明)，其中，其中STD_LOGIC 取值为取值为“0”，“1”，“X”和和“Z”。因为使用了库，所以在实体说明前要增加库说明语句。因为使用了库，所以在实体说明前要增加库说明语句。 第2章 VHDL硬件描述语言 EDA技术11 2.2.2 结构体结构体 结构体结构体(ARCHITECTURE)是设计实体的一个重要部分，是设计实体的一个重要部分，结构体将具体实现一

11、个实体。结构体将具体实现一个实体。 结构体不能单独存在，它必须有一个界面说明，即一个实结构体不能单独存在，它必须有一个界面说明，即一个实体。体。 对于具有多个结构体的实体，必须用对于具有多个结构体的实体，必须用CONFIGURATION 配置语句指明用于综合的结构体和用于仿真的结构体，即配置语句指明用于综合的结构体和用于仿真的结构体，即在综合后的可映射于硬件电路的设计实体中，一个实体只在综合后的可映射于硬件电路的设计实体中，一个实体只对应一个结构体。对应一个结构体。 在电路中，如果实体代表一个器件符号，则结构体描述了在电路中，如果实体代表一个器件符号，则结构体描述了这个符号的内部行为。这个符号

12、的内部行为。 第2章 VHDL硬件描述语言 EDA技术12ARCHITECTURE 结构体名结构体名 OF 实体名实体名 IS 说明语句说明语句 -内部信号，常数，数据类型，函数等的定义内部信号，常数，数据类型，函数等的定义 BEGIN 功能描述语句功能描述语句END ARCHITECTURE 结构体名结构体名；1. 结构体语句格式结构体语句格式第2章 VHDL硬件描述语言 EDA技术13 ENTITY mux IS PORT(a0，a1：IN BIT； Sel：IN BIT； Sh：OUT BIT)； END mux； ARCHITECTURE dataflow OF mux IS BEGI

13、N sh=(a0 AND sel)OR(NOT sel AND a1)； END dataflow； 【例【例2.5】结构体描述结构体描述第2章 VHDL硬件描述语言 EDA技术14 结构体中的说明语句是对结构体的功能描述语句中将要用结构体中的说明语句是对结构体的功能描述语句中将要用到的到的信号信号(SIGNAL)、数据类型数据类型(TYPE)、常数常数(CONSTANT)、元件元件(COMPONENT)、函数函数(FUNCTION)和和过程过程(PROCEDURE)等加以说明的语句。等加以说明的语句。 在一个结构体中说明和定义的数据类型、常数、元件、函在一个结构体中说明和定义的数据类型、常数

14、、元件、函数和过程只能用于这个结构体中，若希望其能用于其他的实体数和过程只能用于这个结构体中，若希望其能用于其他的实体或结构体中，则需要将其作为程序包来处理。或结构体中，则需要将其作为程序包来处理。2结构体说明语句结构体说明语句第2章 VHDL硬件描述语言 EDA技术153. 功能描述语句功能描述语句 描述设计实体的具体行为，它包含两类语句：描述设计实体的具体行为，它包含两类语句： (1)并行语句：并行语句：并行语句总是在进程语句并行语句总是在进程语句(PROCESS)的外的外部，语句的执行与书写顺序无关，总是同时被执行。部，语句的执行与书写顺序无关，总是同时被执行。 (2)顺序语句：顺序语句

15、：顺序语句总是在进程语句顺序语句总是在进程语句(PROCESS)的内的内部，该语句是顺序执行的。部，该语句是顺序执行的。 一个结构体可以包含几个类型的子结构描述：一个结构体可以包含几个类型的子结构描述：BLOCK(块块)描述、描述、PROCESS(进程进程)描述、描述、SUNPROGRAMS(子程序子程序)描描述。述。第2章 VHDL硬件描述语言 EDA技术16 块语句块语句是由一系列并行执行语句构成的组合体，它的功是由一系列并行执行语句构成的组合体，它的功能是将结构体中的并行语句组成一个或多个模块。能是将结构体中的并行语句组成一个或多个模块。 进程语句进程语句定义顺序语句模块，用于将从外部获

16、得的信号定义顺序语句模块，用于将从外部获得的信号值，或内部的运算数据向其他的信号进行赋值。值，或内部的运算数据向其他的信号进行赋值。 子程序调用语句子程序调用语句用于调用一个已设计好的子程序。用于调用一个已设计好的子程序。 信号赋值语句信号赋值语句将设计实体内的处理结果向定义的信号或界将设计实体内的处理结果向定义的信号或界面端口进行赋值。面端口进行赋值。 元件例化语句元件例化语句对其他的设计实体作元件调用说明。对其他的设计实体作元件调用说明。第2章 VHDL硬件描述语言 EDA技术17使用使用BLOCK语句描述的格式如下：语句描述的格式如下： 块标号块标号:BLOCK BEGIN END BL

17、OCK 块标号块标号；1) BLOCK块语句块语句第2章 VHDL硬件描述语言 EDA技术18 ENTITY mux IS PORT (d0，d1，sel： IN BIT； q：OUT BIT)； END mux； ARCHITECTURE connect OF mux IS SIGNAL tmp1，tmp2，tmp3：BIT； BEGIN cale：BLOCK BEGIN tmp1=d0 AND sel； tmp2=d1 AND (NOT sel)； tmp3=tmp1 OR tmp2； q=tmp3； END BLOCK cale； END connect； 【例【例2.6】 用块语句实现

18、的二选一电路用块语句实现的二选一电路第2章 VHDL硬件描述语言 EDA技术19进程描述的格式如下：进程描述的格式如下： 进程名进程名：PROCESS(信号信号1，信号，信号2，) BEGIN END PROCESS 进程名进程名； 进程语句中总是带有进程语句中总是带有信号变量（敏感变量），信号变量（敏感变量），只有当信号只有当信号变量发生变化时，进程才被启动，将进程里的语句从上到下变量发生变化时，进程才被启动，将进程里的语句从上到下顺序执行一遍，执行完了就回到开始的顺序执行一遍，执行完了就回到开始的PROCESS语句。语句。2) 进程进程(Process)语句语句描述描述第2章 VHDL硬件

19、描述语言 EDA技术20 ENTITY mux2 IS PORT (d0，d1，sel：IN BIT； q：OUT BIT)； END mux2； ARCHITECTURE connect OF mux2 IS BEGIN cale：PROCESS(d0,d1,sel) VARIABLE tmp1，tmp2，tmp3：BIT； BEGIN tmp1：=d0 AND sel； tmp2：=d1 AND (NOT sel)； tmp3：=tmp1 OR tmp2； q=tmp3 END PROCESS cale； END connect；【例【例2.7】用进程语句实现的二选一电路用进程语句实现的二

20、选一电路第2章 VHDL硬件描述语言 EDA技术21子程序就是在主程序调用它以后能将处理结果返回给主程子程序就是在主程序调用它以后能将处理结果返回给主程序。在序。在VHDL中有中有2种类型：种类型：过程过程和和函数函数。过程语句过程语句 PROCEDURE 过程名过程名(参数参数1，参数，参数2) IS 定义语句定义语句； BEGIN 顺序处理语句顺序处理语句； END 过程名；过程名；3) 子程序语句描述子程序语句描述第2章 VHDL硬件描述语言 EDA技术22 函数语句函数语句FUNCTION 函数名函数名(参数参数1，参数，参数2)RETURN数据类型名数据类型名 IS 定义语句定义语句； BEGIN 顺序处理语句顺序处理语句 RETURN 返回变量名返回变量名 END 函数名；函数名；第2章 VHDL硬件描述语言 EDA技术23 FUNCTION min(x，y：INTEGER ) RETURN INTEGER IS BEGIN IF Xreturn 1; when 1=return 0; when z=return z; End case; End invert;End logic;例例2.11 程序包体程序包体第2章 VHDL硬件描述语言 EDA技术32配置用于在多结构体中为一个实体指定一个结构体。配置用于在多结构体中为一个实体