计算机组成原理专科试题答案

1、专科生期末试卷一答案一. 选择题1.D 2.B 3.A 4.D 5.D 6.C 7.D 8.D 9.A 10.B 11.A 12.C 13.D 14.C 15.B 16.A 17.B 18.B 19.D 20.D二. 填空题1. A.自动控制 B.人工智能2. A.输入编码（或输入码） B.内码（或机内码） C.字模码3. A.便携式 B.固态盘4. A.存储容量 B.存取时间 5. A.程序控制类 B.操作数 C.下一条指令6. A.寄存器寄存器型 B.寄存器存储器型 7. A.算术运算 B.逻辑运算 8. A.集中式 B.中央仲裁器9. A.总线 B.I/O设备（或输入输出设备）三. 简答

2、题1. 计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。2. 指令周期是指取出并执行一条指令的时间，指令周期常常用若干个CPU周期数来表示，CPU周期也称为机器周期，而一个CPU周期又包含若干个时钟周期（也称为节拍脉冲或T周期）。3. SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。4. 程序查询方式，数据在CPU和外围设备之间的传送完全靠计算机程序控制，优点是硬件结构比较简单，缺点是CPU效率低，中断方式是外围设备用来“主动”通知CPU，准备输入输出的一种方法，它节省了CPU时间，但硬件结构相对复杂

3、一些。四. 应用题1. 二进制 1111011.011 八进制 173.3 十六进制 7B.32. 二进制表示为 -01111111 X原 = 11111111 X反 = 10000000 X补 = 10000001 X移 = 000000013. 原码： -1，补码： -127， 反码：-126，移码：+1。4. 存储器容量为64K×16位，其地址线为16位（A15A0），数据线也是16位（D15D0）SRAM芯片容量为16K×8位，其地址线为14位，数据线为8位，因此组成存储器时须字位同时扩展。字扩展采用2 ：4译码器，以16K为一个模块，共4个模块。位扩展采用两片串接

4、。 图C1.1 5. 措施有：采用高速器件，采用cache （高速缓冲存储器），采用多体交叉存储器，采用用双端口存储器，采用相联存储器，加长存储器的字长。6. 操作码需用6位，操作数地址码需用10位。格式如下 6 10 10 10OPD1 D2 D3OP:操作码6位D1 ：第一操作数地址，10位D2 ：第二操作数地址，10位D3 ：第三操作数地址，10位7. 所谓存储器堆栈，是把住存储器的一部分用作堆栈区入栈操作可描述为（A）MSP,(SP-1)SP出栈操作可描述为（SP+1）SP,(MSP)AI/O接口I/O接口IOP（通道）CPU8. 系统总线内存中线内存内存总线 I/O总线图C1.2 专

5、科生期末试卷二答案一. 选择题：1.C 2.C 3.B 4.A 5.D 6.C 7.B 8.B 9.B 10.A 11.A 12.B 13.C 14.B 15.A 16.A 17.B 18.C 19.C 20.D二. 填空题：1. A.系统软件 B.应用软件 C.系统软件2. A.4 B.73. A.1024 B.1024×1024（或220）4.A.精简指令系统计算机 B.复杂指令系统计算机5.A.存取时间 B.存储周期 C.存储器带宽6.A.字向 B.位向7.A.顺序寻址方式 B.跳跃寻址方式8.A.地址线 B.数据线 C.控制线9.A.时序信号 B.取指令三. 简答题：1. 时

6、间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。2. 指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。3. (1）外设发出DMA请求 （2）CPU响应请求，DMA控制器从CPU接管总线的控制 （3）由

7、DMA控制器执行数据传送操作 （4）向CPU报告DMA操作结束 （5）主要优点是数据传送速度快4. 寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。四. 应用题1. 原码 11110001 反码 10001110 补码 10001111移码 000011112.（1）0020H （2）1166H （3）1256H （4）0058H （5）1257H3.（1）（354 ）10=（162.A）16 （2）（354 ）10=（101100010.1010）2 （3）（354 ）10=

8、（542.5）8 （4）（354 ）10=（001101010100.011000100101）BCD4. 最小值2-111111×0.00000001 最大值2111111×0.111111115. 设地址线x根，数据线y根，则 2x·y=64K×2 若 y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14 因此，当数据线为1或2时，引脚之和为18 共有2种解答6. 每个字符格式包含十个位，因此字符传送速率 4800波特/10=480字符/秒 每个数据位时间长度T=1/4800=0.208ms 数据位传送速率8×480=38

9、40位/秒7. (218×8）/（32k×8）=8，故需8个模块(32k×8）/（4k×4）=16，故需16片芯片 共需8×16=128片芯片 为了选择各模块，需使用3:8译码器 即3根地址线选择模条。8. (1）最大存储容量单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。 双总线系统中，存储容量不会受到外围设备数量的影响 （2）指令系统 双总线系统，必须有专门的I/O指令系统 单总线系统，访问内存和I/O使用相同指令 （3）吞吐量 总线数量越多，吞吐能力越大 专科生期末试卷三答案一. 选择题1.D 2.C 3.C 4.C

10、 5.D 6.C 7.C 8.B 9.B 10.C 11.D 12.C 13.C 14.A 15.A 16.C 17.B 18.A 19.C 20.B二. 填空题1. A.程序 B.地址 2. A.软件 B.系统3. A.符号位 B.数值域4. A.cache B.主存5. A.二进制代码 B.地址码6. A.存取时间 B.存取周期7. A.流水 B.CISC8. A.并行 B.串行 C.复用9. A.存储原理 B.结构 C.性能三. 简答题1. 计数器定时查询方式工作原理：总线上的任一设备要求使用总线时，通过BR线发出总线请求。总线控制器接到请求信号以后，在BS线为“0”的情况下让计数器开始

11、计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备相一致时，该设备置“1”BS线，获得总线使用权，此时中止计数查询。2. 为了不断提供刷新图像的信号，必须把一帧图像信息存储在刷新存储器，也叫视频存储器。其存储容量由图像灰度级决定。分辨率越高，灰度级越多，刷新存储器容量越大。3. 外围设备的I/O控制方式分类及特点：（1） 程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单（2） 程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。（3） 直接内存访问（DM

12、A）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。（4） 通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。（5） 外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一般处理机。4. 指令周期是指取出并执行一条指令的时间，指令周期常常用若干个CPU周期数来表示，CPU周期也称为机器周期，而一个CPU周期又包含若干个时钟周期（也称为节拍脉冲或T周期）。四. 应用题1. 解：X补 = 0.1011 X/2补 = 0.01011 X/4补 = 0.001011 X补 = 1.

13、0101Y 补 = 1.1011 Y/2补 = 1.11011 Y/4补 = 1.111011 Y补 = 0.01012. 原码： -1，补码： -127， 反码：-126，移码：+1。3. 所需芯片总数（64K×32）÷（16K×16）= 8片 因此存储器可分为4个模块，每个模块16K×32位，各模块通过A15、A14进行2：4译码 图C3.24. 解：（1）操作数字段OP可以指定64种基本操作（2）单字长（16位）= 地址指令（3）源寄存器和目标寄存器都是通用寄存器（各指定16个），所以是RR型指令，两个操作数均在通用寄存器中（4）这种指令结构常用于

14、算术/逻辑运算类运算指令，执行速度最快。5. 答：（1）a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄存器，d为程序计数器PC（2）主存 缓冲寄存器DR 指令寄存器IR 操作控制器（3）存储器读：M DR ALU AC 存储器写：AC DR M6. 分五个阶段：总线请求，总线仲裁，寻址（目的地址），信息传送，状态返回（或错误报告）。时序图： 图C3.37. （1）由编码电路实现，直接产生。 （2）由硬件产生一个“位移量”，再加上CPU某寄存器里存放的基地址 （3）向量地址转移法：由优先级编码电路产生对应的固定地址码，其地址中存放的是转移指令，通过转移指令可以转入设备各自的中断服务程

15、序入口。8. 解：扇区总数 = 60 × 60 × 75 = 270000模式2存放声音、图像等多媒体数据，其存储容量为270000 × 2336 /1024 /1024 = 601MB专科生期末试卷四答案一选择题（每小题1分，计20分）1. B 2. C 3. B 4. B 5. B 6. B 7. A 8. A 9. D 10. D 11. C 12. B 13. B 14. C 15. C 16. A 17. D 18. A 19. C 20. D二填空题（每空1分，计20分）1. A.控制器 B.运算器 2. A.输入编码（输入码） B. 内码（机内码）

16、C.字模码3. A.存储周期 B. 存储器带宽4. A.并行 B.空间并行 C. 时间并行5. A.先进后出 B.寄存器 C.存储器6. A.MMX B.多媒体扩展结构7. A.集中式 B.分布式8. A.停止CPU访问 B.周期挪用 C. DMA和CPU交替访内三简答题（每题5分，计20分）1. CPU主要有以下四方面的功能：（1） 指令控制 程序的顺序控制，称为指令控制。（2） 操作控制 CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应部件，从而控制这些部件按指令的要求进行动作。（3） 时间控制 对各种操作实施时间上的控制，称为时间控制。（4） 数据加工 对数据进行算

17、术运算和逻辑运算处理，完成数据的加工处理。2. 三种方式：链式查询方式，计数器定时查询方式，独立请求方式。3. 当多个用户共享主存时，为使系统能正常工作，应防止由于一个用户程序出错而破坏其它用户的程序和系统软件，还要防止一个用户程序不合法的访问不是分给它的主存区域。为此，系统提供存储保护。通常采用的方法是：存储区域保护和访问方式保护。4. RISC是精简指令系统计算机，它有以下特点：（1） 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。（2） 指令长度固定，指令格式种类少，寻址方式种类少。（3） 只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。（4） 大部分指令在一

18、个机器周期内完成。（5） CPU中通用寄存器数量相当多。（6） 以硬布线控制为主，不用或少用微指令码控制。（7） 一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间。四应用题（每题5分，计40分）1. 解：将16进制数展开后，可得二进制格式为0 1000 0010 0110 1100 0000 0000 0000 000 S 阶码8位 尾数23位 指数e = 阶码-127 = 10000010-01111111 = 00000011 = （3）10包括隐藏位1的尾数1.M = 1.011 0110 0000 0000 0000 0000 = 1.011011于是有 X =（-1）S&

19、#215;1.M×2e = +（1.011011）×23 = +1011.011 = （11.375）102. 解：X补=1.10001 -X 补=0.01111 Y 补=0.11001 -Y 补=1.00111X+Y=+0.01010 X-Y 结果发生溢出3. 解：（1）应为32位字长为4B，220 = 1M = 1024K,存储器容量为220×4B = 4MB，可存储4M字节的信息（2）SRAM芯片容量为512K×8位 = 512KB = 0.5MB 所需芯片数目为：4MB ÷ 0.5MB = 8片（3）因为219 = 512K，即芯片片内

20、地址线19位，存储器容量为1M,地址线为20位，故需1位地址线作芯片片选选择（CS），用A19选第1个模块，用A19选第2个模块。4. 解：（1）双字长二地址指令，用于访问存储器（2）操作码字段OP为六位，可以指定64种操作（3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由基址寄存器和位移量决定），所以是RS型指令。5. 解：时空图法：假设指令周期包含四个子过程：取指令（IF）、指令译码（ID）、 执行运算（EX）、结果写回（WB），每个子过程称为过程段（Si），这样，一个流水线由一系列串连的过程段组成。在统一时钟信号控制下，数据从一个过程段流向相邻的过程段。 S1 S2 S3

21、 S4WBEXIDIF 入 (a)指令周期流程 图C4.1 图C4.1（b）表示非流水CPU的时空图。由于上一条指令的四个子过程全部执行完毕后才能开始下一条指令，因此每隔4个单位时间才有一个输出结果，即一条指令执行结束。 图C4.1（c）表示流水CPU的时空图。由于上一条指令与下一条指令的四个过程在时间上可以重叠执行，因此，当流水线满载时，每一个单位时间就可以输出一个结果，即执行一条指令。 比较后发现：流水CPU在八个单位时间中执行了5条指令，而非流水CPU仅执行2条指令，因此流水CPU具有更强大的数据吞吐能力。6. 单总线结构：图C4.2双总线结构：图C4.3三总线结构：图C4.47. 解：

22、（1）每道信息量 = 400位/cm × 70cm = 28000位 = 3500B 每面信息量 = 3500B × 220 = 770000B 磁盘总容量 = 770000B × 2 = 1540000B（2）磁盘数据传输率（磁盘带宽）Dr = r × N N为每条磁道容量 N = 3500B r为磁盘转速 r = 3000 转/60s = 50转/s 所以 Dr = 50/s × 3500B = 175000B/s8. 解：刷存总带宽 160MB/s × 100/50 = 320MB/s 可采用如下技术措施：（1）使用高速的DRA

23、M芯片组成刷存（2）刷存采用多体交叉结构（3）加大刷存至显示控制器的内部总线宽度（4）刷存采用双端口存储器结构，将刷新端口与更新端口分开 专科生期末试卷五答案一选择题1. B 2. A 3. A 4. C 5. B 6. D 7. C 8. B 9. C 10. C 11. C 12. A 13. C 14. B 15. A 16. B 17. D 18. C 19. B 20. C二填空题1. A.符号位 B.阶码 C.尾数2. A.瞬时启动 B.固态盘3. A.RR B.RS4. A.数据 B.先进后出 C.存储器5. A.cache B.浮点 C.存储6. A.主存 B.L1级cache

24、7. A.主设备 B.控制权 C.总线仲裁8. A.SCSI B.IEEE1394三简答题1. 解：闪速存储器是高密度、 非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。闪速存储器的特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行，（4）固态性能。2. （1）最大存储容量单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总 线。双总线系统中，存储容量不会受到外围设备数量的影响（2）指令系统双总线系统，必须有专门的I/O指

25、令系统单总线系统，访问内存和I/O使用相同指令（3）吞吐量总线数量越多，吞吐能力越大3. CISC是复杂指令系统计算机的英文缩写。其特点是：（1） 指令系统复杂庞大，指令数目一般多达2、3百条。（2） 寻址方式多（3） 指令格式多（4） 指令字长不固定（5） 可访存指令不加限制（6） 各种指令使用频率相差很大（7） 各种指令执行时间相差很大（8） 大多数采用微程序控制器4. 从时间上讲,取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出指令流流向控制器（指令寄存器）。从内存读出数据流流向运算器（通用寄存器）。四应用题1. 证明：页：9 因为 X = -X0 +

26、Xi2-i所以 X/2 = -X0/2 + 1/2 Xi2-I = -X0 + X0/2 + 1/2 Xi2-i = -X0 + Xi2-（i+1） 由于X/2= -X0 + Xi2-（i+1）根据补码与真值的关系便有：X/2补 = X0.X0X1X2Xn 2. 串行方式：C1 = G1 + P1C0 C2 = G1 + P2C1 C3 = G3 + P3C2 C4 = G4 + P4C3其中 G1 = A1B1 P1 = A1B1 G2 = A2B2 P2 = A2B2 G3 = A3B3 P3 = A3B3 G4 = A4B4 P4 = A4B4 3. 解：连续读出 m=8 个字的信息量是

27、：q = 64位×8 = 512位连续读出 8 个字所需的时间是：t = T + （m 1） = 200 + 7×50 = 5.5×10-7s交叉存储器的带宽是: W = q/t = 512/（5.5×10-7s） 93×107 位/s4.（1）OP字段指定16种操作 （2）单字长二地址指令 （3）每个操作数可以指定8种寻址方式 （4）操作数可以是RR型、RS型、SS型5. 解：时空图法：假设指令周期包含四个子过程：取指令（IF）、指令译码（ID）、 执行运算（EX）、结果写回（WB），每个子过程称为过程段（Si），这样，一个流水线由一系列串连

28、的过程段组成。在统一时钟信号控制下，数据从一个过程段流向相邻的过程段。 S1 S2 S3 S4WBEXIDIF 入 (a)指令周期流程 图C5.1 图C5.1（b）表示非流水CPU的时空图。由于上一条指令的四个子过程全部执行完毕后才能开始下一条指令，因此每隔4个单位时间才有一个输出结果，即一条指令执行结束。 图C5.1（c）表示流水CPU的时空图。由于上一条指令与下一条指令的四个过程在时间上可以重叠执行，因此，当流水线满载时，每一个单位时间就可以输出一个结果，即执行一条指令。 比较后发现：流水CPU在八个单位时间中执行了5条指令，而非流水CPU仅执行2条指令，因此流水CPU具有更强大的数据吞吐

29、能力。6. 解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个周期传送的数据量用D表示，根据总线带宽定义，有：Dr = D/T = D×f = 4B×33×106/s = 132MB/s7. 答：应当包括：内存地址计数器 字计数器 数据缓冲寄存器 “DMA请求”标志 “控制/状态”逻辑 中断机构 等逻辑构件8. 解：刷存总带宽 160MB/S × 100/50 = 320MB/S 可采用如下技术措施：（1）使用高速的DRAM芯片组成刷存（2）刷存采用多体交叉结构（3）加大刷存至显示控制器的内部总线宽度（4）刷存采用双端口存储器结构，将刷新端口与

30、更新端口分开 专科生期末试卷六答案一. 选择题 1. D 2. A 3. A 4. D 5. B 6. B 7. D 8. B 9. A 10. B 11. C 12. B 13. B 14. A 15. C 16. B 17. D 18. B 19. B 20. D二. 填空题1. 系统软件 应用软件（注：顺序可变） 系统软件2. 4 7 3. 主存-外存 主存 虚拟地址4. 指令系统 CISC5. 资源 数据 控制 （注：顺序可变） 6. 总线时钟 固定7. 分辨率 颜色8. 1（单） 传输 数据块三. 简答题1. 存储器的性能指标主要是存储容量. 存储时间、存储周期和存储器带宽。 在一个

31、存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。 存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。 存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。 存储器带宽是指存储器在单位时间中的数据传输速率。2. 有三种方式：链式查询方式、计数器定时查询方式、独立请求方式。3. 解：CPU管理外围设备有五种方式：（1）程序查询方式（2）程序中断方式（3）直接内存访问（DMA）方式（4）通道方式（5）外围处理机方式4. 解：（1）SCSI接口总线有8条数据线、1条奇偶校验线、9条控制线组成。使用50 芯电缆，规定了两种电气条件：单端驱动和差

32、分驱动。 （2）总线时钟频率高。（3）SCSI接口总线以菊花链形式最多可接8台设备。（4）每个SCSI设备有自己唯一的设备号ID=07。ID=7的设备有最高优先 权，ID=0的设备优先权最低。采用分布式总线仲裁策略。（5）SCSI设备是指连接在SCSI总线上的智能设备，即除主适配器HBA外， 其他SCSI设备实际是外设的适配器或控制器。（6）SCSI设备是智能设备，对SCSI总线以至主机屏蔽了实际外设的固有物理属性，设备间可用一套标准命令进行数据传送。(7) SCSI设备间是一种对等关系，而不是主从关系。四. 应用题1. （1） X补 = 00.1001 X补 = 00.1001 + Y补 =

33、 00.1100 + -Y补 = 11.0100 X+Y补 = 01.0101 X-Y补 = 11.1101因为双符号位相异，结果发生溢出。 X-Y = -0.0011 （2） X补 = 11.1100 X补 = 11.1100 + Y补 = 00.1001 + -Y补 = 11.0111 X+Y补 = 00.0101 X-Y补 = 11.0011 所以X+Y = +0.0101 X-Y = -0.11012. 因为 x补+y补=x+y补 令x = -y 代入，则有 -y补+y补=-y+y补 = 0补 = 0 所以 -y补=-y补 3. 解：（1）32位字长为4B，220 = 1M = 102

34、4K,存储器容量为220×4B = 4MB，可存储4M字节的信息（2）SRAM芯片容量为512K×8位 = 512KB = 0.5MB 所需芯片数目为：4MB ÷ 0.5MB = 8片（3）因为219 = 512K，即芯片片内地址线19位，存储器容量为1M,地址线为20位，故需1位地址线作芯片片选选择（CS），用A19选第1个模块，用A19选第2个模块。4. 解： 因为 Dr = r×N r = 3000转/分 = 50转/秒 所以 N = Dr/r = （175000B/s） / （50/s）= 3500B 磁盘总容量 = 3500B×220

35、 = 1540000B5. （1）单字长二地址指令 （2）操作码字段OP可以指定128条指令 （3）源寄存器和目标寄存器都是通用寄存器（可分别指定32个），所以是RR型指令，两个操作数均存放在寄存器中 （4）这种指令结构常用于算术逻辑运算6. （1）水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差。 （2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。 （3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点，而垂直型微指令正好相反。 （4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较容易掌握7. 解：设总线带宽用Dr表示，

36、总线时钟周期用T=1/f表示，一个周期传送的数据量用D表示，根据总线带宽定义，有：Dr = D/T = D×f = 4B×33×106/s = 132MB/s8. 图C6.2专科生期末试卷七答案一. 选择题1. C 2. D 3. B 4. C 5. D 6. C 7. C 8. A 9. C 10. D 11. A 12. A 13. D 14. C 15. B 16. A 17. B 18. A 19. B 20. D 二. 填空题1. A.1万亿 B.神威 C.美国、日本2. A.程序 B.地址3. A.阶码 B.指 C.对阶4. A.SRAM B.DRAM

37、 C.断电后不能保存信息5. A.存储保护 B.存储区域 C.访问方式6. A.跳跃 B.程序计数器7. A.MMX B.图像数据8. A.传输 B.字节三. 简答题1. CPU有以下寄存器：（1） 指令寄存器（IR）：用来保存当前正在执行的一条指令。（2） 程序计数器（PC）：用来确定下一条指令的地址。（3） 地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。（4） 缓冲寄存器（DR）：<1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可

38、兼作为操作数寄存器。（5） 通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。（6） 状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条 件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。2. 解：连接到总线上功能模块有主动和被动两种形态。主方可以启动一个总线周期，而从方只能响应主方的请求。每次总线操作，只能有一个主方占用总线控制权，但同一时间里可以有一个或多个从方。除CPU模块外，I/O功能模块也可以提出总线请求。为了解决多个主设备同时竞争总线控制权，必须具有总线仲

39、裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。一般来说，采用优先级或公平策略进行仲裁。在多处理器系统中对CPU模块的总线请求采用公平原则处理，而对I/O模块的总线请求采用优先级策略。3. 解：分辨率是指显示器所能表示的像素个数。像素越密，分辨率越高，图像越清晰。分辨率取决于显像管荧光粉的粒度、荧光屏的尺寸和CRT电子束的聚焦能力。同时刷新存储器要有与显示像素数相对应的存储空间，用来存储每个像素的信息。灰度级是指黑白显示器中所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色的不同。灰度级越多，图像层次越清楚逼真。4. 解：(1)在CPU内部设置的中断允许触发器必须是开放的。(2)外

40、设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。(3)外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。(4)当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断。 四. 应用题1. 解：X补=1.10001 -X 补=0.01111 Y 补=0.11001 -Y 补=1.00111X+Y=+0.01010 X-Y 结果发生溢出2. 证明：因为1-X补 = 1补 + -X补 = 1 + X0. X1 X2 Xn + 2-n 1 + X0 = X0 所以 1-X补 = 1 + X0. X1 X2 Xn + 2-n = X0. X1 X2

41、Xn + 2-n3. （1）DRAM芯片容量为128K×8位 = 128KB 存储器容量为1024K×32位 = 1024K×4B =4096KB所需芯片数 4096KB÷128KB = 32片 （2）对于128K×8位的DRAM片子，选择一行地址进行刷新，取刷新地址A8A0，则8ms内进行512个周期的刷新。按此周期数，512×4096 = 128KB，对一行上的4096个存储元同时进行刷新。采用异步刷新方式刷新信号的周期为 8ms÷512 = 15.6s4. 解：（1）双字长二地址指令，用于访问存储器。（2）操作码字段O

42、P为6位，可以指定64种操作。（3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由基值寄存器和位移量决定），所以是RS型指令。5.解： 图C7.2（1）控制存储器 用来存放实现全部指令系统的所有微程序。 （2）微指令寄存器 用来存放由控制存储器读出的一条微指令信息。 （3）地址转移逻辑 在一般情况下，微指令由控制存储器读出后直接给出下一条微指令地址，这个微地址信息就存放在微地址寄存器中，如果微程序不出现分支，那么下一条微指令的地址就直接由微地址寄存器给出。当出现分支时，由地址转移逻辑自动完成修改微地址的任务。6. 解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个周期传

43、送的数据量用D表示，根据总线带宽定义，有：Dr = D/T = D×f = 4B×66×106/s = 264MB/s7. 解： 图C7。38. 解：扇区总数 = 60 × 60 × 75 = 270000模式2存放声音、图像等多媒体数据，其存储容量为270000 × 2336 /1024 /1024 = 601MB专科生期末试卷八答案一 选择题1. A 2. A 3. B 4. A 5. B 6. D 7. C 8. D 9. C 10. B 11. B 12. B 13. A 14. C 15. A 16. C 17. C 18.

44、 A 19. C 20. B二 填空题1. A.运算器 B.控制器 C.存储器2. A.系统程序 B.应用程序 C.系统程序3. A.1000000 B.8位(1个字节) C.10004. A.cache B.主存5. A.单字长 B.半字长 C.双字长6. A.并行 B.串行 C.复用 7. A.处理器 B.指令和程序8. A.SCSI B.IEEE1394三 简答题1. 包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。2. 闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息

45、；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。闪速存储器的特点：（1）固有的非易失性 （2）廉价的高密度 （3）可直接执行 （4）固态性能3.（1）水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差。（2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。（3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点，而垂直型微指令正好相反。（4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较容易掌握 4. 解：（1） 在CPU内部设置的中断允许触发器必须是开放的。（2） 外设

46、有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。（3） 外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。（4） 当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断。四 应用题 1. 解：X补 = 0.1011 X/2补 = 0.01011 X/4补 = 0.001011 X补 = 1.0101Y 补 = 1.1011 Y/2补 = 1.11011 Y/4补 = 1.111011 Y补 = 0.0101 2. 解：（1）定点原码整数表示时 最大正数：（215-1）10 = （32767）10 最小负数：-（215-1）10=（-327

47、67）10（2）定点原码小数表示时 最大正数：（1-2-15）10 最小负数：-（1-2-15）10 3. 证：因为 x补+y补=x+y补 令x = -y 代入，则有 -y补+y补=-y+y补 = 0补 = 0 所以 -y补=-y补4. 解：（1）芯片1K×4位，片内地址线10位（A9-A0 ），数据线4位。芯片总数16K×16/（1K×4）=64片 （2）存储器容量为16K，故地址线总数为14位（A13A0），其中A13A12A11A10通过 4：16译码器产生片选信号CS0CS15 。 A9A0 CS15 4位 CS1 CS0 4位。1K×41K&#

48、215;4 4位 4位 CS0 CS1 CS15 D15D0 4：16 译码器 A13 A12 A11 A10图C8.25. 解：中断接口中有四个标志触发器：（1） 准备就绪的标志（RD）：一旦设备做好一次数据的接受或发送，便发出一个设备动作完毕信号，使RD标志置“1”。在中断方式中，该标志用作为中断源触发器，简称中断触发器。（2） 允许中断触发器（EI）：可以用程序指令来置位。EI为“1”时，某设备可以向CPU发出中断请求；EI为“0”时，不能向CPU发出中断请求，这意味着某中断源的中断请求被禁止。设置EI标志的目的，就是通过软件来控制是否允许某设备发出中断请求。（3） 中断请求触发器（IR）：它暂存中断请求线上由设备发出的中断请求信号。当IR标志为“1”时，表示设备发出了中断请求。（4） 中断屏蔽触发器（IM）：是CPU是否受理中断或批准中断的标志。IM标志为“0”时，CPU可以受理外界的中断请求，反之，