第六章 时序逻辑电路ppt课件

1、触发器按触发方式分类？各自特点？触发器按逻辑功能分类？各自功能表？ 定义：时序逻辑电路在任何时刻的输出不仅取决于该时刻的输入，而且还取决于电路的原来状态。 电路构成： 存储电路主要是触发器，必不可少） 组合逻辑电路可选）。 时序逻辑电路的状态是由存储电路来记忆和表示的。时序逻辑电路的结构框图 串行加法：是指在将两个多位数相加时，采用从低位到高位逐位相加的方式完成相加运算。向量函数形式：向量函数形式：输出方程输出方程: Y=FX，Q驱动方程驱动方程: Z=GX，Q状态方程状态方程: Q n+1=HZ，Q n按各触发器接受时钟信号的不同分类：同步时序电路：各触发器状态的变化都在同一时钟信号作用下同

2、时发生。 异步时序电路：各触发器状态的变化不是同步发生的，可能有一部分电路有公共的时钟信号，也可能完全没有公共的时钟信号。 本章内容提要：时序逻辑电路基本概念、时序逻辑电路的一般分析方法；异步计数器、同步计数器、寄存器与移位寄存器的基本工作原理； 重点介绍几种中规模集成器件及其应用、介绍基于功能块分析中规模时序逻辑电路的方法。 一般按如下步骤进行：从给定的逻辑图中写出每个触发器的驱动方程。把得到的驱动方程代入相应触发器的特性方程，得状态方程。根据逻辑图写出电路的输出方程。6.6. . 同步时序逻辑电路分析方法同步时序逻辑电路分析方法【例【例6. 】 试分析试分析6.2.1时序逻辑电路的逻辑功能

3、，时序逻辑电路的逻辑功能，写出它的驱动方程，状态方程和输出方程。写出它的驱动方程，状态方程和输出方程。FF1 、FF2 和和FF3 是三个主从结构的是三个主从结构的TTL触发器，下降沿动触发器，下降沿动作，输入端悬空时和逻辑作，输入端悬空时和逻辑1状态等效。状态等效。驱动方程驱动方程状态方程状态方程输出方程输出方程一、状态转换表一、状态转换表 若将任何一组输入变量及电路初态的取若将任何一组输入变量及电路初态的取值代入状态方程，即可算处电路的次态和现态值代入状态方程，即可算处电路的次态和现态下的输出值；以得到的次态做为新的初态，和下的输出值；以得到的次态做为新的初态，和这时的输入变量取值一起再代

4、入状态方程和输这时的输入变量取值一起再代入状态方程和输出方程进行计算，又得到一组新的次态和输出出方程进行计算，又得到一组新的次态和输出值如此继续下去，把全部的计算结果列成真值如此继续下去，把全部的计算结果列成真值表的形式，就得到状态转换表值表的形式，就得到状态转换表例例6.2.2 6.2.2 试列出图试列出图6.2.16.2.1电路的状态转换表。电路的状态转换表。图6.2.4 例6.2.3的时序逻辑电路 解：首先从给的电路图写出驱动方程 D1=Q1 D2=A Q1 Q2 将式6.2.5带入D触发器的特性方程，得到电路的状态方程 Q1 n+1=D1=Q1 Q2 n+1=D2=A Q1 Q2从图6

5、.2.4的电路图写出输出方程为 Y=AQ1Q2+AQ1Q2一、寄存器一、寄存器寄存器用于寄存一组二值代码，一个触发器能寄存器用于寄存一组二值代码，一个触发器能存储一位二值代码，所以用存储一位二值代码，所以用n n个触发器组成的寄存个触发器组成的寄存器能储存一组器能储存一组n n位二值代码。位二值代码。图图6-3-16-3-1所示是由边沿所示是由边沿D D触发器组成的触发器组成的4 4位寄存器位寄存器74LS17574LS175的逻辑电路图，其输出状态仅取决于的逻辑电路图，其输出状态仅取决于CPCP上上升沿到达时刻的输入状态。升沿到达时刻的输入状态。l移位寄存器不但具有寄存器的功能移位寄存器不但

6、具有寄存器的功能可以暂可以暂存数码，还可以在移位脉冲的作用下数码依次存数码，还可以在移位脉冲的作用下数码依次左移或右移。无论左移还是右移都是相对于电左移或右移。无论左移还是右移都是相对于电路结构而言的。路结构而言的。l图图6-3-4所示为由所示为由4个边沿个边沿D触发器组成的移位触发器组成的移位寄存器。寄存器。返回返回 例例6.3.1分析图分析图6.3.9电路的逻辑功能，并指出图电路的逻辑功能，并指出图6.3.10所示的时钟信号及所示的时钟信号及S1、S2状态作用下，状态作用下，t4时刻时刻输出输出Y与两组并行输入的二进制书与两组并行输入的二进制书M、N在数值上的关在数值上的关系。假定系。假定

7、M、N的状态始终未变。的状态始终未变。 图图6.3.10 例例6.3.1电路波形图见下页：电路波形图见下页：1. 1. 寄存器通常分为两大类：寄存器通常分为两大类： 数码寄存器：存储二进制数码、运算结果或指令等信息的电路。移位寄存器：不但可存放数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移位。 2.组成：触发器和门电路。组成：触发器和门电路。一个触发器能存放一位二进制数码；N个触发器可以存放N位二进制数码。3.寄存器应用举例： (1) 运算中存贮数码、运算结果。(2) 计算机的CPU由运算器、控制器、译码器、寄存器组成，其中就有数据寄存器、指令寄存器、一般寄存器。 4. 寄存

8、器与存储器有何区别寄存器与存储器有何区别?寄存器内存放的数码经常变更，要求存取速度快，一般无法存放大量数据。（类似于宾馆的贵重物品寄存、超级市场的存包处。）存储器存放大量的数据，因此最重要的要求是存储容量。（类似于仓库） 数码寄存器具有接收、寄存、输出和清除数码的功能。 在接收指令在计算机中称为写指令控制下，将数据送入寄存器存放；需要时可在输出指令读出指令控制下，将数据由寄存器输出。 6.1.1 6.1.1 数码寄存器数码寄存器 图5-1 单拍工作方式的数码寄存器1 1由由D D触发器构成的数码寄存器触发器构成的数码寄存器（1 1电路组成电路组成 （2工作原理当CP时，触发器更新状态， Q3Q

9、2Q1Q0=D3D2D1D0，即接收输入数码并保存。单拍工作方式：不需清除原有数据，只要CP一到达，新的数据就会存入。常用4D型触发器74LS175、6D型触发器74LS174、8D型触发器74LS374或MSI器件等实现。2 2由由D D型锁存器构成的数码寄存器型锁存器构成的数码寄存器（1 1锁存器的工作原理锁存器的工作原理 图5-2 锁存器 工作过程： 当CP=0时，Q =D，电路接收输入数据； 即当使能信号到来不锁存数据时，输出端的信号随输入信号变化； 当CP=1时，D数据输入不影响电路的状态，电路锁定原来的数据。即当使能信号结束后锁存），数据被锁住，输出状态保持不变。图6-3 8D型锁

10、存器74LS373(a) 外引脚图 (b) 逻辑符号表6-1 8D型锁存器74LS373功能表 移位寄存器除了具有存储数码的功能外，还具有移位功能。 移位功能：寄存器中所存数据，可以在移位脉冲作用下逐位左移或右移。 在数字电路系统中，由于运算如二进制的乘除法的需要，常常要求实现移位功能。 图6-4 4位右移位寄存器 1单向移位寄存器单向移位寄存器 单向移位寄存器，是指仅具有左移功能或右移功单向移位寄存器，是指仅具有左移功能或右移功能的移位寄存器。能的移位寄存器。 （1右移位寄存器右移位寄存器 电路组成电路组成 工作过程。将数码1101右移串行输入给寄存器串行输入是指逐位依次输入）。在接收数码前

11、，从输入端输入一个负脉冲把各触发器置为0状态称为清零）。 状态表状态表 表5-2 4位右移位寄存器状态表 CP顺序输 入DSR输 出Q0 Q1 Q2 Q3010 0 0 0111 0 0 0201 1 0 0310 1 1 0401 0 1 1500 1 0 1600 0 1 0700 0 0 1800 0 0 0 时序图 图6-5 4位右移位寄存器时序图 图6-6 4位左移位寄存器 （2左移位寄存器 工作过程将数码1011左移串行输入给寄存器。在接收数码前清零。 状态表 表6-3 4位左移位寄存器状态表 CP顺序输 入DSR输 出Q0 Q1 Q2 Q3010 0 0 0100 0 0 121

12、0 0 1 0310 1 0 1401 0 1 1500 1 1 0601 1 0 0701 0 0 0800 0 0 0 时序图。 图6-74位左移位寄存器时序图 2集成双向移位寄存器在单向移位寄存器的基础上，增加由门电路组成的控制电路实现 。74LS194为四位双向移位寄存器。与74LS194的逻辑功能和外引脚排列都兼容的芯片有CC40194、CC4022和74198等。 图6-8 双向移位寄存器74LS194（a外引脚图 （b逻辑符号表6-4 74LS194功能表 结论：清零功能最优先异步方式）。计数、移位、并行输入都需CP的到来同步方式） 工作方式控制端M1M0区分四种功能。 M1 M

13、0功能0 0坚持0 1右移1 0左移1 1并行置数数据显示锁存器；序列脉冲信号发生器；数码的串并与并串转换；构成计数器 图5-9 2位数据显示锁存器 1数据显示锁存器 在许多设备中常需要显示计数器的计数值，计数值通常以8421BCD码计数，并以七段数码显示器显示。问题：如果计数器的计数速度高，人眼则无法辨认显示的字符。措施：在计数器和译码器之间加入锁存器，就可控制数据显示的时间。 若锁存信号C1时，计数器的输出数据可通过锁存器到达译码显示电路； 若锁存信号C0时，数据被锁存，译码显示电路稳定显示锁存的数据。 2序列脉冲信号发生器 序列脉冲信号是在同步脉冲的作用下，按一定周期循环产生的一组二进制信号。如111011101110，每隔4位重复一次1110，称为4位序列脉冲信号。序列脉冲信号广泛用于数字设备测试、通信和遥控中的识别信号或基准信号等。 图6-10