第五章-集成触发器

1、链接演示文稿主页面第第 5 章章 集成触发器集成触发器第第 5 章章 集成触发器集成触发器 概述概述基本基本 RS 触发器触发器同步触发器同步触发器 边沿触发器边沿触发器本章小结本章小结主从触发器主从触发器触发器应用举例触发器应用举例第第 5 章章 集成触发器集成触发器返回首页主要要求：主要要求：了解触发器的基本特点、作用和了解触发器的基本特点、作用和类型类型。5.1 概述概述第第 5 章章 集成触发器集成触发器返回首页 Flip - Flop，简写为，简写为 FF，又称双稳态触发器。，又称双稳态触发器。一个触发器可存储一个触发器可存储 1 位二进制数码位二进制数码一、一、触发器触发器的基本特

2、点和作用的基本特点和作用 基本特点基本特点 ( (1) )具有两个在逻辑上互反的输出端具有两个在逻辑上互反的输出端 Q 和和 Q ，且这两个输出端，且这两个输出端具有两个稳定状态具有两个稳定状态 ( 简称稳态简称稳态 ) 。当。当 Q = 0 0、Q =1 1时，称为时，称为 0 0 状态；状态；Q =1 1，Q = 0 时，称为时，称为 1 1 状态。状态。(2)在输入信号作用下，触发器的在输入信号作用下，触发器的两个稳定状态可相互转换两个稳定状态可相互转换 ( (称为状态的翻转称为状态的翻转) )。输入信号消失后，新状态可长期输入信号消失后，新状态可长期 保持下来，因此具有记忆功能，可存储

3、二进制信息。保持下来，因此具有记忆功能，可存储二进制信息。 第第 5 章章 集成触发器集成触发器返回首页触发器的作用触发器的作用触发器触发器有记忆功能，有记忆功能，由它构成的电路在某时刻的输由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。出不仅取决于该时刻的输入，还与电路原来状态有关。而门电路无记忆功能，由它构成的电路在某时刻的输而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关。出完全取决于该时刻的输入，与电路原来状态无关。触发器和门电路触发器和门电路是构成数字电路的基本单元。是构成数字电路的基本单元。第第 5 章章 集成触发

4、器集成触发器返回首页根据逻辑功能不同分为根据逻辑功能不同分为 RS 触发器触发器 D 触发器触发器 JK 触发器触发器 T 触发器触发器 T 触发器触发器 根据触发方式不同分为根据触发方式不同分为 电平触发器电平触发器 边沿触发器边沿触发器 主从触发器主从触发器 根据电路结构不同分为根据电路结构不同分为 三、触发器逻辑功能的描述方法三、触发器逻辑功能的描述方法 主要有特性表、特性方程、激励表主要有特性表、特性方程、激励表 ( (又称驱动又称驱动表表) )、状态转换图和波形图、状态转换图和波形图( (又称时序图又称时序图) )等。等。基本基本 RS 触发器触发器 同步触发器同步触发器 主从触发器

5、主从触发器 边沿触发器边沿触发器 维持阻塞触发器维持阻塞触发器 二、触发器的类型二、触发器的类型 第第 5 章章 集成触发器集成触发器返回首页5.2 基本基本 RS 触发器触发器 主要要求：主要要求：掌握掌握与非与非门结构基本门结构基本 RS 触发器的电路和逻辑触发器的电路和逻辑功能。功能。理解理解或非或非门结构基本门结构基本 RS 触发器的电路、逻辑触发器的电路、逻辑 功能。功能。掌握触发器逻辑功能的描述方法。掌握触发器逻辑功能的描述方法。 掌握基本掌握基本RS 触发器的工作特点和逻辑功能。触发器的工作特点和逻辑功能。第第 5 章章 集成触发器集成触发器返回首页5.2.1 由由与非与非门组成

6、的基本门组成的基本 RS 触发器触发器 一、电路组成一、电路组成QQSDRDG1G2QQSDRDSRSDRDQQQ = 1 1，Q = 0 0 时，称为触发器的时，称为触发器的 1 1 状态，记为状态，记为 Q = 1 1；Q = 0 0，Q = 1 1 时，称为触发器的时，称为触发器的 0 0 状态，记为状态，记为 Q = 0 0 。 RD置置0 0 端，也称端，也称复 位 端 。复 位 端 。 R 即即 Reset 。SD置置1 1端，也端，也称置位端。称置位端。 S 即即 Set 。Basic Flip - Flop 互补输出端，互补输出端，正常工作时，正常工作时，它们的输出它们的输出状

7、态相反。状态相反。 低电平有效低电平有效 第第 5 章章 集成触发器集成触发器返回首页QQSDRDG1G21 11 10 01 11 10 00 00 0SDRD 功功 能能 说说 明明输输 入入QQ输输 出出二、逻辑功能二、逻辑功能 0 01 11 11 11 10触发器被置触发器被置 0 触发器置触发器置 0 01 10 0第第 5 章章 集成触发器集成触发器返回首页QQSDRDG1G21 11 10 01 110 00 00 0SDRD 功功 能能 说说 明明输输 入入QQ输输 出出二、逻辑功能二、逻辑功能QQ输输 出出1 100 01 11 11触发器被置触发器被置 1 1 触发器置触

8、发器置 0 01 10 0 触发器置触发器置 1 10 01 1第第 5 章章 集成触发器集成触发器返回首页QQSDRDG1G21 11 10 01 11 10 00 00 0SDRD 功功 能能 说说 明明输输 入入QQ输输 出出二、逻辑功能二、逻辑功能QQ输输 出出1 11 1 触发器置触发器置 0 01 10 0 触发器置触发器置 1 10 01 1 触发器保持原状态不变触发器保持原状态不变不不 变变&G1 门输出门输出QSQ DQQ 1G2 门输出门输出QRQ DQQ 1第第 5 章章 集成触发器集成触发器返回首页QQSDRDG1G21 11 10 01 110 00 00 0

9、SDRD 功功 能能 说说 明明输输 入入QQ输输 出出二、逻辑功能二、逻辑功能 输出状态输出状态不定不定( (禁用禁用) )不不 定定QQ输输 出出 触发器置触发器置 0 01 10 0 触发器置触发器置 1 10 01 1 触发器保持原状态不变触发器保持原状态不变不不 变变0 00 01 11 1输出既非输出既非 0 0 状态，状态，也非也非 1 1 状态。当状态。当 RD 和和 SD 同时由同时由 0 0 变变 1 1 时，时，输出状态可能为输出状态可能为 0 0，也，也可能为可能为 1 1，即输出状态，即输出状态不定。因此，这种情况不定。因此，这种情况禁用。禁用。第第 5 章章 集成触

10、发器集成触发器返回首页触发器次态触发器次态 Qn+1 与输入信号和电路原有状与输入信号和电路原有状态态（现态现态Qn）之间关系的真值表。之间关系的真值表。三、三、特性表特性表0 00 00 00 01 10 0Qn+1 = Qn+1 =1，状态错，状态错误，因此不允许。误，因此不允许。0 01 11 10 01 10 01 10 00 0触发器触发器置置 0 01 10 01 10 01 11 10 00 0触发器触发器置置 1 11 11 11 11 11 11 10 00 01 1触发器触发器保持原状态不变保持原状态不变说说 明明QnQnSDRD与非与非门组成的基本门组成的基本 RS 触发

11、器特性表触发器特性表 1 11 11 11 10 00 0Qn+10 00 01 11 11 11 10 00 01 11 1Qn+1说明：说明：SD 和和 RD 输入为低电平有效。输入为低电平有效。 SD=0=0时，时，Q 被置被置0 0 。RD =0=0 时，时， Q 被置被置 1 1 。但。但SD 和和RD 不能同时为不能同时为0 0，否则，否则Q 和和Q 的状态不再的状态不再 互反，出现错误互反，出现错误, ,且当且当SD 和和RD由由0 0同时变同时变1 1时，时，Q端端的状态不定。的状态不定。第第 5 章章 集成触发器集成触发器返回首页触发器次态触发器次态 Qn+1 与输入信号和电

12、路原有状与输入信号和电路原有状态态（现态现态Qn）之间关系的真值表。之间关系的真值表。 SD 端端 和和 RD 端不能同时为端不能同时为 0 0，即，即 RD + SD = 1 1称约束条件称约束条件 三、三、特性表特性表0 00 00 00 01 10 0Qn+1 = Qn+1 =1，状态错，状态错误，因此不允许。误，因此不允许。0 01 11 10 01 10 01 10 00 0触发器触发器置置 0 01 10 01 10 01 11 10 00 0触发器触发器置置 1 11 11 11 11 11 11 10 00 01 1触发器触发器保持原状态不变保持原状态不变说说 明明QnQnSD

13、RD与非与非门组成的基本门组成的基本 RS 触发器特性表触发器特性表 1 11 11 11 10 00 0Qn+10 00 01 11 11 11 10 00 01 11 1Qn+1第第 5 章章 集成触发器集成触发器返回首页触发器次态触发器次态 Qn+1 与输入信号和电路原有状与输入信号和电路原有状态态（现态现态Qn）之间关系的真值表。之间关系的真值表。 两个信号输入端信号名上的非号与信号两个信号输入端信号名上的非号与信号名构成一个不可拆分的的符号，仅表示输入名构成一个不可拆分的的符号，仅表示输入低电平有效，而不能参与非运算。低电平有效，而不能参与非运算。注意注意三、三、特性表特性表0 00

14、 00 00 01 10 0Qn+1 = Qn+1 =1，状态错，状态错误，因此不允许。误，因此不允许。0 01 11 10 01 10 01 10 00 0触发器触发器置置 0 01 10 01 10 01 11 10 00 0触发器触发器置置 1 11 11 11 11 11 11 10 00 01 1触发器触发器保持原状态不变保持原状态不变说说 明明QnQnSDRD与非与非门组成的基本门组成的基本 RS 触发器特性表触发器特性表 1 11 11 11 10 00 0Qn+10 00 01 11 11 11 10 00 01 11 1Qn+1第第 5 章章 集成触发器集成触发器返回首页四、

15、四、特性方程特性方程触发器次态触发器次态 Qn+1 与输入信号与输入信号 RD、 SD 及现及现态态 Qn 之间的逻辑关系表达式。之间的逻辑关系表达式。特性方程特性方程nDDnQRSQ1( (约束条件约束条件) )RD + SD = 1 1基本基本RS触发器触发器Qn+1的卡诺图的卡诺图RDSD Qn0 01 100 0100 0111 11 10 10 0 0 0 0 1 1 1 1 1 1 0 0基本基本 RS 触发器触发器特性表特性表0 01 11 10 00 01 10 01 10 00 00 00 0QnSDRD1 10 00 01 11 10 01 10 01 11 11 11 1

16、0 01 10 0Qn+10 01 11 1不不允允许许第第 5 章章 集成触发器集成触发器返回首页解：解： 例例 设下图中触发器初始状态为设下图中触发器初始状态为 0 0，试对应输入波形，试对应输入波形 画出画出 Q 和和 Q 的波形。的波形。保持保持初态为初态为 0 0，故保持为，故保持为 0 0。置置 0 0保保持持Q置置 1 1QQSDRDSRSDRDQ第第 5 章章 集成触发器集成触发器返回首页1. 电路组成电路组成QQRDSDRSQQRDSDG1G2RDSDQQ互补输出端，互补输出端，正常工作时，正常工作时，它们的输出它们的输出状态相反。状态相反。 高电平有效高电平有效 5.2.2

17、 由由或非或非门组成的基本门组成的基本 RS 触发器触发器第第 5 章章 集成触发器集成触发器返回首页QQRDSDG1G21 11 10 01 11 10 00 00 0SDRD 功功 能能 说说 明明输输 入入QQ输输 出出2. 逻辑功能逻辑功能 0 01 10 00 0 0 01 1触发器被置触发器被置 1 1 触发器置触发器置 1 10 01 1第第 5 章章 集成触发器集成触发器返回首页QQRDSDG1G21 11 10 01 11 10 00 00 0SDRD 功功 能能 说说 明明输输 入入QQ输输 出出2. 逻辑功能逻辑功能 1 10 01 10 00 00 0触发器被置触发器被

18、置 0 0 触发器置触发器置 0 01 10 0 触发器置触发器置 1 10 01 1第第 5 章章 集成触发器集成触发器返回首页QQRDSDG1G21 11 10 01 11 10 00 00 0SDRD 功功 能能 说说 明明输输 入入QQ输输 出出2. 逻辑功能逻辑功能 0 00 0 触发器置触发器置 0 01 10 0 触发器置触发器置 1 10 01 1 触发器保持原状态不变触发器保持原状态不变不不 变变1 11 1G1 门输出门输出QRQDQQ 0G2 门输出门输出QSQDQQ 0第第 5 章章 集成触发器集成触发器返回首页QQRDSDG1G21 11 10 01 11 10 00

19、 00 0SDRD 功功 能能 说说 明明输输 入入QQ输输 出出2. 逻辑功能逻辑功能 1 11 10 00 0输出既非输出既非 0 0 状态，状态，也非也非 1 1 状态。当状态。当 RD 和和 SD 同时由同时由 1 1 变变 0 0 时，时，输出状态是不确定的。输出状态是不确定的。所以，这种情况也是所以，这种情况也是不允许的。为保证触不允许的。为保证触发器能正常工作，要发器能正常工作，要求求 RDSD = 0 0。 输出状态输出状态不定不定( (禁用禁用) )不不 定定 触发器置触发器置 0 01 10 0 触发器置触发器置 1 10 01 1 触发器保持原状态不变触发器保持原状态不变

20、不不 变变第第 5 章章 集成触发器集成触发器返回首页0 00 00 00 01 1触发器触发器状态不允许状态不允许0 01 10 01 10 01 10 01 1触发器触发器置置 1 11 10 01 10 01 11 10 00 0触发器触发器置置 0 00 01 11 11 11 10 00 01 11 1触发器触发器保持原状态不变保持原状态不变说说 明明Qn+1QnSDRD或非或非门组成的基本门组成的基本 RS 触发器特性表触发器特性表 置置 0 端端 RD 和置和置 1 1 端端 SD 高电平有效。高电平有效。 RD SD = 0 0称约束条件称约束条件 注意注意3. 特性表特性表第

21、第 5 章章 集成触发器集成触发器返回首页3. 特性方程特性方程基本基本 RS 触发器触发器Qn+1的卡诺图的卡诺图RDSD Qn0 01 100 0100 0111 11 10 10 1 1 0 0 1 1 1 1 0 0 0 0特性方程特性方程nDDnQRSQ1( (约束条件约束条件) )RD SD = 0 0基本基本 RS 触发器触发器特性表特性表0 01 11 10 00 01 10 01 10 00 00 00 0QnSDRD1 10 00 01 11 10 01 10 01 11 11 11 10 01 10 0Qn+10 01 11 1不不允允许许第第 5 章章 集成触发器集成触

22、发器返回首页 基本基本 RS 触发器的两种形式比较触发器的两种形式比较功功能能归归纳纳Qn1 11 11 10 01 10 01 10 0不定不定0 00 0Qn+1SDRD不允许不允许1 11 10 00 01 11 11 10 0Qn0 00 0Qn+1SDRDQQSDRDSRQQSDRDSR逻逻辑辑符符号号置置 0 0、置、置1 1 信信号号低电平有效低电平有效置置 0 0、置、置1 1 信信号号高电平有效高电平有效注注意意弄清输入弄清输入信号是低电平信号是低电平有效还是高电有效还是高电平有效。平有效。第第 5 章章 集成触发器集成触发器返回首页基本基本 RS 触发器的优缺点触发器的优缺

23、点 优点优点缺点缺点电路简单，是构成各种触发器的基础。电路简单，是构成各种触发器的基础。 1. 输出受输入信号直接控制，不能定时控制。输出受输入信号直接控制，不能定时控制。 不易实现多个触发器的同步。不易实现多个触发器的同步。 2. 有约束条件。有约束条件。 第第 5 章章 集成触发器集成触发器返回首页一、一、TTL锁存器锁存器1. 电路组成电路组成5.2.3 集成锁存器集成锁存器四四R S 锁存器锁存器 CT74LS279 的逻辑电路和逻辑符号的逻辑电路和逻辑符号 (a) 逻辑电路一；逻辑电路一； (b) 逻辑电路二；逻辑电路二； (c) 逻辑符号逻辑符号第第 5 章章 集成触发器集成触发器

24、返回首页锁存器置锁存器置1 11 1锁存器锁存器保持原状态不变保持原状态不变Qn锁存器置锁存器置0 01 1锁存器状态不定，不允许锁存器状态不定，不允许2. 逻辑功能逻辑功能 1 11 10 01 11 10 00 00 0SR 功功 能能 说说 明明输输 入入输输 出出Qn+1第第 5 章章 集成触发器集成触发器返回首页二、二、CMOS锁存器锁存器1. 由由与非与非门组成的锁存器门组成的锁存器5.2.3 集成锁器集成锁器四四R S 锁存器锁存器 CC4044 的逻辑电路和逻辑符号的逻辑电路和逻辑符号 (a) 逻辑电路；逻辑电路； (b) 逻辑符号逻辑符号第第 5 章章 集成触发器集成触发器返

25、回首页锁存器锁存器保持原状态不变保持原状态不变Qn锁存器置锁存器置1 11 1锁存器置锁存器置0 00 0锁存器状态不定，不允许锁存器状态不定，不允许锁存器输出高阻态锁存器输出高阻态Z2. 逻辑功能逻辑功能 1 10 01 11 11 10 00 0ENS 功功 能能 说说 明明输输 入入输输 出出Qn+11 10 00 0R1 11 11 1第第 5 章章 集成触发器集成触发器返回首页二、二、CMOS锁存器锁存器2. 由由或非或非门组成的锁存器门组成的锁存器5.2.3 集成锁器集成锁器四四R S 锁存器锁存器 CC4043 的逻辑电路和逻辑符号的逻辑电路和逻辑符号 (a) 逻辑电路；逻辑电路

26、； (b) 逻辑符号逻辑符号第第 5 章章 集成触发器集成触发器返回首页锁存器锁存器状态不定，不允许状态不定，不允许锁存器置锁存器置0 00 0锁存器置锁存器置1 11 1锁存器保持原状态不变锁存器保持原状态不变Qn锁存器输出高阻态锁存器输出高阻态Z2. 逻辑功能逻辑功能 1 10 01 11 11 10 00 0ENS 功功 能能 说说 明明输输 入入输输 出出Qn+11 10 00 0R1 11 11 1第第 5 章章 集成触发器集成触发器返回首页5.3 同步触发器同步触发器 主要要求：主要要求：掌握掌握同步同步 RS 触发器、同步触发器、同步 D 触发器、同步触发器、同步 JK 触发器触

27、发器的逻辑功能的逻辑功能及其特性方程。及其特性方程。 理解同步触发器的触发方式，了解同步触发器理解同步触发器的触发方式，了解同步触发器的空翻现象。的空翻现象。第第 5 章章 集成触发器集成触发器返回首页Synchronous Flip - Flop 在数字系统中，为了协调各部分有节拍地工作，常在数字系统中，为了协调各部分有节拍地工作，常常要求一些触发器在同一时刻动作。为此，必须采用同常要求一些触发器在同一时刻动作。为此，必须采用同步脉冲，使这些触发器在同步脉冲作用下根据输入信号步脉冲，使这些触发器在同步脉冲作用下根据输入信号同时改变状态，而在没有同步脉冲输入时，触发器保持同时改变状态，而在没有

28、同步脉冲输入时，触发器保持原状态不变，这个同步脉冲称为原状态不变，这个同步脉冲称为时钟脉冲时钟脉冲 CP。 具有时钟脉冲控制的触发器称为具有时钟脉冲控制的触发器称为时钟触发器时钟触发器，又称同步触发器。又称同步触发器。 同步触发器同步触发器 第第 5 章章 集成触发器集成触发器返回首页QQG1G2SRG3G4CPQ3Q4工作原理工作原理 CP = 0 0 时，时，G3、G4被封锁，输入信号被封锁，输入信号 R、S不起作用。基本不起作用。基本 RS 触发触发器的输入均为器的输入均为 1 1，触发器，触发器状态保持不变。状态保持不变。 0 01 11 1一、电路组成一、电路组成 基本基本 RS 触

29、发器触发器 增加了由时钟增加了由时钟 CP 控制的门控制的门 G3、G4 5.3.1 同步同步 RS 触发器触发器第第 5 章章 集成触发器集成触发器返回首页QQG1G2SRG3G4CPQ3Q41 1SR工作原理工作原理 CP = 0 0 时，时，G3、G4被封锁，输入信号被封锁，输入信号 R、S不起作用。基本不起作用。基本 RS 触发触发器的输入均为器的输入均为 1 1，触发器，触发器状态保持不变。状态保持不变。 CP = 1 1 时，时，G3、G4解除封锁，将输入信号解除封锁，将输入信号 R 和和 S 取取非非后送至基本后送至基本 RS 触发器的输入端。触发器的输入端。 一、电路组成一、电

30、路组成5.3.1 同步同步 RS 触发器触发器第第 5 章章 集成触发器集成触发器返回首页QQ1SC11RQQG1G2SRG3G4CPQ3Q4RS功能功能 RDSD二、逻辑功能二、逻辑功能异步置异步置 0 0 端端 RD 和异步置和异步置1 1 端端 SD 不受不受 CP 控制。控制。实际应用中，常需要利用异步端预置触发器状实际应用中，常需要利用异步端预置触发器状态态( (置置 0 0 或置或置 1 1) )，预置完毕后应使，预置完毕后应使 RD = SD = 1 1。SSDRRDS CP R不定不定1 11 10 00 01 11 1 1 10 0Qn0 00 0Qn+1SR1 1CP0 0

31、Qn R、S 信信号高电平号高电平有效有效 第第 5 章章 集成触发器集成触发器返回首页同步同步RS 触发器触发器 Qn+1的卡诺图的卡诺图RSQn0 01 100 0100 0111 11 1010 0 0 0 0 1 1 1 1 1 1 0 0三、特性表、特性方程三、特性表、特性方程0 00 00 00 01 10 01 10 01 10 01 10 01 10 01 11 10 01 10 01 11 10 00 00 01 11 11 11 10 01 1Qn+1QnSR特性表特性表特性方程特性方程nnQRSQ 1RS = 0 0( (约束条件约束条件) )CP = 1 1 期间有效期

32、间有效第第 5 章章 集成触发器集成触发器返回首页状态转换图状态转换图 四、驱动表及状态转换图四、驱动表及状态转换图驱动表驱动表R = 0 0S = 1 10 1R=S= 0 0R = 0 0S = R = 1 1S = 0 01 10 00 0S1 10 00 00 00 01 11 10 01 10 01 1RQn+1Qn 根据触发器的现态根据触发器的现态Qn和次态和次态Qn+1的取值来的取值来确定输入信号取值的关确定输入信号取值的关系表，称为触发器的驱系表，称为触发器的驱动表，又称激励表。动表，又称激励表。 状态转换图表示触发状态转换图表示触发器从一个状态变化到另一器从一个状态变化到另一

33、个状态或保持原状态不变个状态或保持原状态不变时，对信号时，对信号 ( R、S ) 提出提出的要求。的要求。第第 5 章章 集成触发器集成触发器返回首页一、电路组成一、电路组成DQQ1S1RC1CPQQ1DDC1CP5.3.2 同步同步 D 触发器触发器第第 5 章章 集成触发器集成触发器返回首页二、逻辑功能二、逻辑功能DQQ1S1RC1CP称为称为 D 功能功能特点：特点：Qn+1 跟随跟随 D 信号变化信号变化不变不变Qn0 0置置0 0置置1 10 01 10 01 11 1说明说明Qn+1DCP同步同步 D 触发器功能表触发器功能表 工作原理工作原理 CP = 0 0 时，触发器不受时，

34、触发器不受 D 端输入信号的控制。保持端输入信号的控制。保持原状态不变，原状态不变， CP = 1 1 时，触发器可接受时，触发器可接受 D 端输入的信号，其状态端输入的信号，其状态翻到和翻到和 D 的状态相同。的状态相同。 第第 5 章章 集成触发器集成触发器返回首页三、三、特性表和特性方程特性表和特性方程同步同步D触发器触发器Qn+1的卡诺图的卡诺图DQn0 01 10 10 10 0 0 0 1 1 1 1Qn+1 = D无约束条件无约束条件特性方程特性方程CP = 1 1 期间有效期间有效0 00 01 11 10 01 10 01 10 00 01 11 1Qn+1QnD特性表特性表

35、 0 00 00 00 01 11 11 11 1第第 5 章章 集成触发器集成触发器返回首页四、驱动表及状态转换图四、驱动表及状态转换图驱动表驱动表1 10 00 00 01 10 01 11 10 01 11 10 0DQn+1Qn0 0 1 1D = 1 1D = 0 0D = 0 0D= 1 1状态转换图状态转换图 第第 5 章章 集成触发器集成触发器返回首页一、电路结构一、电路结构QQ1JJC1CP1KK逻辑符号逻辑符号5.3.3 同步同步 JK 触发器触发器QQG1G2JKG3G4CP第第 5 章章 集成触发器集成触发器返回首页QQG1G2JKG3G4CP功能表功能表 二、逻辑功能

36、二、逻辑功能称为称为 JK 功能，即功能，即 JK = 0000 时，保持；时，保持； JK = 1111 时，翻转；时，翻转； J K 时时 Qn+1 值与值与 J 相同。相同。1 1说明说明Qn+1KJCP不变不变Qn0 00 0置置 0 00 01 10 0翻转翻转1 11 1置置 1 11 10 01 1不变不变Qn0 0Qn工作原理工作原理 CP = 0 0 时，时，G3、G4被被封锁，都输出封锁，都输出 1 1 ，触发器，触发器保持原状态不变。保持原状态不变。 CP = 1 1 时，时，G3、G4解解除封锁，输入除封锁，输入 J、K 端的端的信号可控制触发器的状态。信号可控制触发器

37、的状态。 第第 5 章章 集成触发器集成触发器返回首页特性表特性表 同步同步JK触发器触发器Qn+1的卡诺图的卡诺图JKQn0 01 100 0100 0111 11 1010 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0三、特性表和特性方程三、特性表和特性方程1 10 00 01 11 11 11 11 11 11 10 01 10 00 01 11 10 00 00 01 11 11 10 00 00 00 0K0 01 10 01 10 00 0Qn+1QnJ无约束条件无约束条件nnnQKQJQ 1特性方程特性方程CP = 1 1 期间有效期间有效第第 5 章章 集成触

38、发器集成触发器返回首页四、驱动表及状态转换图四、驱动表及状态转换图0 0 1 1J = 0 0K =J = 1 1K =J =K = 0 0J =K = 1 1状态转换图状态转换图 驱动表驱动表0 01 1K1 10 00 00 01 10 01 11 10 01 1JQn+1Qn第第 5 章章 集成触发器集成触发器返回首页同步触发器在同步触发器在 CP = 1 1 期间接收输入信号，如输入信号期间接收输入信号，如输入信号在此期间发生多次变化，其输出状态也会随之发生翻转，在此期间发生多次变化，其输出状态也会随之发生翻转，这种现象称为触发器的空翻。这种现象称为触发器的空翻。 空翻现象限制了同步触

39、发器的应用。空翻现象限制了同步触发器的应用。5.3.4 同步触发器的空翻同步触发器的空翻 第第 5 章章 集成触发器集成触发器返回首页5.4 边沿触发器边沿触发器 掌握掌握 TTL 边沿边沿 JK 触发器、维持阻塞触发器、维持阻塞 D 触发器、触发器、T 触发器和触发器和 T触发器、触发器、CMOS 边沿触发器的逻边沿触发器的逻辑功能和特性方程。辑功能和特性方程。 主要要求：主要要求： 理解边沿触发器的触发方式理解边沿触发器的触发方式。 第第 5 章章 集成触发器集成触发器返回首页Edge - Triggered Flip - Flop 边沿触发器只能在时钟脉冲边沿触发器只能在时钟脉冲 CP

40、上升沿上升沿 ( (或或下降沿下降沿 ) )时刻接收输入信号，因此，时刻接收输入信号，因此，电路状态只能电路状态只能在在 CP 上升沿上升沿( (或下降沿或下降沿 ) )时刻翻转。时刻翻转。在在 CP 的其的其他时间内，电路状态不会发生变化，这样就提高他时间内，电路状态不会发生变化，这样就提高了触发器工作的可靠性和抗干扰能力。边沿触发了触发器工作的可靠性和抗干扰能力。边沿触发器没有空翻现象。器没有空翻现象。 边沿触发器主要有边沿边沿触发器主要有边沿 JK 触发器、维持阻触发器、维持阻塞塞 D 触发器、触发器、CMOS 边沿触发器等。边沿触发器等。边沿触发器边沿触发器 第第 5 章章 集成触发器

41、集成触发器返回首页基本基本 RS 触发器触发器 输入信号接收门输入信号接收门 G3、G4 5.4.1 TTL 边沿边沿 JK 触发器触发器逻逻辑辑符符号号一、电路结构一、电路结构第第 5 章章 集成触发器集成触发器返回首页 CP = 0 0 、CP =1 1、CP由由 0 0正跃到正跃到 1 1 三种情况下，三种情况下，触发器状态均不变。触发器状态均不变。 CP由由 1 1 负跃到负跃到0 0 时，时，触发器的状态根据触发器的状态根据 J、K 端的输入信号翻转。端的输入信号翻转。 二、逻辑功能二、逻辑功能第第 5 章章 集成触发器集成触发器返回首页特性方程特性方程CP下降沿到下降沿到达时刻有效

42、达时刻有效nnnQKQJQ 1功能表功能表 说明说明Qn+1KJCP不变不变Qn0 00 0置置 0 00 01 10 0翻转翻转1 11 1置置 1 11 10 01 1不变不变Qn0 0 1 1Qn二、逻辑功能二、逻辑功能第第 5 章章 集成触发器集成触发器返回首页例例如图所示为下降沿出发边沿如图所示为下降沿出发边沿JK触发器触发器 CP、J、K 端的输端的输入电压波形，试画出输出入电压波形，试画出输出 Q 端的电压波形。设触发器的初始端的电压波形。设触发器的初始状态为状态为 Q = 0 0 。解：解：Q1 10 00 01 11 11 10 00 00 01 1 JCPK 1 2 3 4

43、 5第第 5 章章 集成触发器集成触发器返回首页三、三、 集成边沿集成边沿 JK 触发器触发器 CT74LS112 介绍介绍CT74LS112逻辑符号逻辑符号1 10 00 0Qn1 11 11 1在在 CP时时刻执行刻执行 JK 功能功能Qn1 11 11 11 11 10 01 11 11 10 01 10 01 11 1保持保持Qn0 0 0 01 11 1异步置异步置 1 11 10 01 1异步置异步置 0 001 10 0说说 明明Qn+1KJCPSDRD不允许不允许 CT74LS112功能表功能表异步置异步置 0 0端端 RD 和异步置和异步置 1 1 端端 SD 输入的置输入的

44、置 0 0、置、置1 1 信号优先于信号优先于 CP 和和 J、K 端的输入信号。端的输入信号。如如 RD= SD = 0 0时，时， Qn+1 = Qn+1 = 1 1 ，这既不是这既不是 0 0 状态，也不是状态，也不是 1 1 状态。因此，在使用状态。因此，在使用 CT74LS112 时，时，这种情况是不允许的。触发器工作时，应取这种情况是不允许的。触发器工作时，应取 RD = SD = 1 1。第第 5 章章 集成触发器集成触发器返回首页三、三、 集成边沿集成边沿 JK 触发器触发器 CT74LS112 介绍介绍CT74LS112逻辑符号逻辑符号 CT74LS112功能表功能表 在在

45、RD = SD = 1 1 时，触发器在时，触发器在 CP 下降沿到达时刻才下降沿到达时刻才能接收能接收 J、K 端的输入信号。端的输入信号。RD 和和 SD 端输入的信号对触端输入的信号对触发器的控制作用优先于发器的控制作用优先于 CP 和和 J、 K 端的信号。端的信号。1 10 00 0Qn1 11 11 1在在 CP时时刻执行刻执行 JK 功能功能Qn1 11 11 11 11 10 01 11 11 10 01 10 01 11 1保持保持Qn0 0 0 01 11 1异步置异步置 1 11 10 01 1异步置异步置 0 001 10 0说说 明明Qn+1KJCPSDRD不允许不允

46、许第第 5 章章 集成触发器集成触发器返回首页例例已知边沿已知边沿JK触发器触发器CT74LS112的的CP、J、K、RD和和SD端的输入端的输入波形，试画出输出端波形，试画出输出端Q 的波形。设触发器的初始状态为的波形。设触发器的初始状态为Q=0 0 态。态。 RDCPSDJK解：解：Q1 11 11 10 00 01 11 11 10 01 11 11 11 11 11 11 10 00 01 10 0第第 5 章章 集成触发器集成触发器返回首页5.4.2 维持阻塞维持阻塞 D 触发器触发器一、一、 逻辑功能逻辑功能 QQ1DDC1CP逻辑符号逻辑符号 特性方程特性方程CP 上升沿到上升沿

47、到达时刻有效达时刻有效DQn1不变不变Qn其他其他置置0 0置置1 10 01 10 01 1 说明说明Qn+1DCP功能表功能表 第第 5 章章 集成触发器集成触发器返回首页例例如图所示为维持阻塞如图所示为维持阻塞 D 触发器的时钟脉冲触发器的时钟脉冲 CP 和和 D 端输入的端输入的电压波形，试画出触发器输出电压波形，试画出触发器输出 Q 和和 Q 的波形。设触发器的初始的波形。设触发器的初始状态为状态为 Q = 0 0。Q0 01 1解：解：1 10 00 01DCP2345Q第第 5 章章 集成触发器集成触发器返回首页二、二、 集成维持阻塞集成维持阻塞 D 触发器触发器 CT74LS7

48、4 介绍介绍CT74LS74逻辑符号逻辑符号 CT74LS74功能表功能表1 10 00 0Qn0 01 11 1 置置 0 01 11 1 1 11 1保持保持0 00 0 1 11 1异步置异步置 1 11 10 01 1异步置异步置 0 00 01 10 0说说 明明Qn+1DCPSDRD不允许不允许 置置 1 1 异步置异步置 0 0 端端 RD 和异步置和异步置1 1 端端 SD 的置的置0 0、置、置1 1信号对信号对触发器的控制作用优先于触发器的控制作用优先于 CP 和和 D 的信号。的信号。 CT74LS74 工作时，不允许工作时，不允许RD 和和 SD 同时取同时取0 0，应

49、取，应取RD = SD = 1 1。第第 5 章章 集成触发器集成触发器返回首页 由由 JK 触发器或触发器或 D 触发器构成，主要是用触发器构成，主要是用来简化集成计数器的逻辑电路。来简化集成计数器的逻辑电路。QQTT逻辑符号逻辑符号QQC1CP1TC11TCP上升沿触发上升沿触发下降沿触发下降沿触发 T 触发器是根据触发器是根据 T 端输入信号的不同，在时钟脉冲端输入信号的不同，在时钟脉冲 CP 作用下具有翻转和保持功能的电路。作用下具有翻转和保持功能的电路。 T 触发器是指每输入一个时钟脉冲触发器是指每输入一个时钟脉冲 CP ，状态变化一，状态变化一次的电路。它实际上是次的电路。它实际上

50、是 T 触发器的翻转功能。触发器的翻转功能。 5.4.3 T 触发器和触发器和T 触发器触发器第第 5 章章 集成触发器集成触发器返回首页保持保持翻转翻转QnQn0 01 1说明说明Qn+1TCP功能表功能表 一、一、JK 触发器构成触发器构成 T 和和 T 触发器触发器QQTT 触发器触发器C11JCP1KQQC1CP1JT 触发器触发器1KT =1特性方程特性方程nnnQTQTQ1特性方程特性方程nnQQ1翻转翻转Qn1 1说明说明Qn+1TCP功能表功能表 第第 5 章章 集成触发器集成触发器返回首页二、二、 D 触发器构成触发器构成 T 和和 T 触发器触发器QQC1CP1DT 触发器

51、触发器特性方程特性方程nnnQTQTDQ1特性方程特性方程nnQDQ1QQTT 触发器触发器C11DCP=1第第 5 章章 集成触发器集成触发器返回首页一、一、 CMOS 边沿边沿 D 触发器触发器QCC4013 逻辑图逻辑图 主触发器主触发器从触发器从触发器缓冲缓冲 输出门输出门5.4.4 CMOS 边沿触发器边沿触发器 第第 5 章章 集成触发器集成触发器返回首页Q一、一、 CMOS 边沿边沿 D 触发器触发器5.4.4 CMOS 边沿触发器边沿触发器 CC4013 逻辑图逻辑图 当当CP = 0 0 时，时，TG1 和和 TG4 开通，开通，TG2 和和 TG3 关闭，主触发器接收输关闭

52、，主触发器接收输入端入端 D 的信息，的信息，QM = D ， QM = D。主、从触发器间的联系被切断，从主、从触发器间的联系被切断，从触发器保持原状态不变。触发器保持原状态不变。 第第 5 章章 集成触发器集成触发器返回首页CC4013 逻辑图逻辑图 Q 当当CP 到达时，到达时，TG1 和和 TG4 关关闭，闭，TG2 和和 TG3 开通，主触发器开通，主触发器维持原状态不变。主触发器的状维持原状态不变。主触发器的状态态 QM 传递给从触发器，使其传递给从触发器，使其输出输出 Qn+1 = QM = D。 一、一、 CMOS 边沿边沿 D 触发器触发器5.4.4 CMOS 边沿触发器边沿

53、触发器 第第 5 章章 集成触发器集成触发器返回首页CC4013 逻辑图逻辑图 Q 当当CP 到达时，从触发器状态到达时，从触发器状态不变，主触发器的不变，主触发器的 D 端可输入新端可输入新的信号。的信号。 一、一、 CMOS 边沿边沿 D 触发器触发器5.4.4 CMOS 边沿触发器边沿触发器 第第 5 章章 集成触发器集成触发器返回首页特性方程特性方程nnnKQQJDQ1二、二、 CMOS 边沿边沿 JK 触发器触发器第第 5 章章 集成触发器集成触发器返回首页5.5 主从主从触发器触发器 了解触发器各种逻辑功能间的转换方法。了解触发器各种逻辑功能间的转换方法。 主要要求：主要要求：掌握

54、主从触发器的触发方式、逻辑符号、逻辑掌握主从触发器的触发方式、逻辑符号、逻辑功能和特性方程，会画工作波形。功能和特性方程，会画工作波形。 第第 5 章章 集成触发器集成触发器返回首页Master - Slave Flip - Flop 为了提高触发器的工作可靠性，要求在为了提高触发器的工作可靠性，要求在 CP 的每个周期内触发器的状态只能变化一次，的每个周期内触发器的状态只能变化一次，因此，常采用主从结构的触发器。因此，常采用主从结构的触发器。主从触发器主从触发器 主从触发器的工作特点是：主从触发器的工作特点是：CP = 1 1 期间，期间，主触发器接收输入信号；主触发器接收输入信号；CP =

55、 0 0 期间，主触期间，主触发器保持发器保持 CP 之前状态不变，而从触发器接之前状态不变，而从触发器接受主触发器状态。因此，受主触发器状态。因此，主从触发器的状态主从触发器的状态只能在只能在 CP 到达后翻转。到达后翻转。 第第 5 章章 集成触发器集成触发器返回首页QQFF2SRFF1CPQMQMCP1S1RC11S1RC1一、电路组成一、电路组成5.5.1 主从主从 RS 触发器触发器从触发器从触发器 主触发器主触发器 给主从触发器给主从触发器提供反相时钟信号，提供反相时钟信号，使它们在不同的时使它们在不同的时段交替工作。段交替工作。第第 5 章章 集成触发器集成触发器返回首页QQ1S

56、SC1CP1RR表示时钟触发沿为下降沿表示时钟触发沿为下降沿 一、电路组成一、电路组成5.5.1 主从主从 RS 触发器触发器QQFF2SRFF1CPQMQMCP1S1RC11S1RC1第第 5 章章 集成触发器集成触发器返回首页 综上所述，主从触发器状态只能在综上所述，主从触发器状态只能在 CP 到达时发生翻到达时发生翻转，其它时刻则保持不变。至于状态如何翻转，转，其它时刻则保持不变。至于状态如何翻转， 则由则由 CP之前最后的输入信号值决定。之前最后的输入信号值决定。 主从主从 RS 触发器工作原理触发器工作原理 CP 到达时，到达时，CP = 0 0，CP =1 1。主触。主触发器被封锁

57、，并保持发器被封锁，并保持 CP 到达之前到达之前的状态不变。这时从触发器工作，的状态不变。这时从触发器工作， 因此因此 QM = 0 0 时，时， Q 置置 0 0；QM = 1 1时，时，Q 置置 1 1，即，即 Q = QM，从触发器翻转从触发器翻转到与主触发器相同的状态。到与主触发器相同的状态。 CP = 0 0 期间，期间，主触发器被封锁，保主触发器被封锁，保持持CP 到达之前的状态不变，到达之前的状态不变， Q = QM，主从主从RS触发器状态保持不变。触发器状态保持不变。二、逻辑功能二、逻辑功能 CP = 1 1 期间，期间，CP = 0 0，主触发器接，主触发器接收输入信号，从

58、触发器被封锁，使收输入信号，从触发器被封锁，使主从主从 RS 触发器状态保持不变。触发器状态保持不变。1工作工作封锁封锁0工作工作封锁封锁10QQFF2SRFF1CPQMQMCP1S1RC11S1RC1R从从S从从第第 5 章章 集成触发器集成触发器返回首页QQ1JJC1CP1KK1RQQJKG1GQMQMCP1S1RC11SC1G2&1表示时钟触发沿表示时钟触发沿为下降沿为下降沿 从触发器从触发器 主触发器主触发器 特性方程特性方程nnnQKQJQ15.5.2 主从主从 JK 触发器触发器CP 到达时到达时有效有效第第 5 章章 集成触发器集成触发器返回首页5.5.3 主从主从 JK

59、 触发器的一次翻转现象触发器的一次翻转现象 主从触发器避免了空翻现象，却出现了一次翻转现象。为了主从触发器避免了空翻现象，却出现了一次翻转现象。为了避免产生错误的一次翻转，要求在避免产生错误的一次翻转，要求在CP = 1 期间期间 J、K端的输入信号端的输入信号保持不变。无论克服这个缺点，在主从触发器之后，出现了边沿保持不变。无论克服这个缺点，在主从触发器之后，出现了边沿触发器。边沿触发器既没有空翻现象，也没有一次翻转现象。触发器。边沿触发器既没有空翻现象，也没有一次翻转现象。 指在指在 CP =1 期间，期间，J、K端的输入信端的输入信号不论变化多号不论变化多少次，主触发少次，主触发器的状态

60、只能器的状态只能变化一次。变化一次。一次翻转一次翻转误翻转误翻转第第 5 章章 集成触发器集成触发器返回首页( (一一) )触发器五种逻辑功能的比较触发器五种逻辑功能的比较( (二二) )不同逻辑功能间的相互转换不同逻辑功能间的相互转换讨论与练习讨论与练习 第第 5 章章 集成触发器集成触发器返回首页( (一一) )触发器五种逻辑功能的比较触发器五种逻辑功能的比较无约束，无约束，但功能少但功能少无约束，无约束，且功能强且功能强令令 J = K = T即可即可令令J = K= 1 1即可即可 D 功能功能1 1 0 0Qn+11 10 0DQn+1 = D T 功能功能 QnQnQn+11 10 0TnnQTQ