DSP的存储器件结构

1、DSP的存储器件结构F2407 DSPF2407 DSP芯片结构框图芯片结构框图 TMS320C54X结构中有一组程序总线（PB PAB），两组读数据总线（CB CAB）、（DB DAB），和一组写数据总线（EB EAB），这样可以同时读取两组数据和存储一组数据，即同一时钟周期内可以执行一条3个操作的指令。这种附加总线和扩充地址增加数据流量，提高寻址能力。ALUArithmetic Logic Unit (ALU)v16-bit immediate valuev16-bit word from data memoryv16-bit value in the temporary register

2、, TvTwo 16-bit words from data memoryv32-bit word from data memoryv40-bit word from either accumulatorMultiplier/Adder 乘法器能够执行:无符号数乘法(每个16位操作数前面加一个0);有符号数乘法(每个16位操作数都符号位扩展成17位位有符号数);无符号数(16位操作数前面加一个0)与有符号数(16位操作数符号扩展成17位位有符号数)相乘运算.乘法器工作在小数相乘方式(状态寄存器ST1中的FRCT位=1)时,乘法结果左移1位,以消除多余的符号位. 加载与存储中的移位 AG保护位3

3、9 32AH高阶位31 16AL低阶位15 0累加器A和B的差别仅在于累加器A的3116位可以用作乘法器的乘法器的一个输入. 第四章第四章 存储器结构存储器结构存储器有4种可独立选择的空间： (1)64K字的程序存储器空间，存放要执行的指令及程序执行时使用的数据： (2)64K字的局部数据存储器空间，存放指令他用的数据。 (3)32K字的全局数据存储器空间(通过扩展得到)，用来存放与其他处理器共用的数据。 (4)64K字的I/O空间，用于与外部的设备接口和片内外设寄存器。 ExternalSignalsCentral processig unit (CPU) TMS320C2000TMS320

4、C2000器件内部有器件内部有6 6条条1616位总线。位总线。 (1)PAB(1)PAB(程序地址总线程序地址总线) )：提供读、写程序存储器的地址。：提供读、写程序存储器的地址。 (2)DRAB(2)DRAB(数据读地址总线数据读地址总线) )：提供读数据存储器的地址。：提供读数据存储器的地址。 (3)DWAB(3)DWAB(数据写地址总线数据写地址总线) )：提供写数据存储器的地址。：提供写数据存储器的地址。 (4)PRDB(4)PRDB(程序读总线程序读总线) )：将指令代码、立即操作数和表信：将指令代码、立即操作数和表信息从程序存储器传送到息从程序存储器传送到CPUCPU。 (5)D

5、RDB(5)DRDB(数据读总线数据读总线) )：将数据从数据存储器传送到中：将数据从数据存储器传送到中央算术逻辑单元央算术逻辑单元(CALU)(CALU)和辅助寄存路算术单元和辅助寄存路算术单元(ARAU)(ARAU)。 (6)DWEB(6)DWEB(数据写总线数据写总线) )：将数据写入程序存储器和数据存：将数据写入程序存储器和数据存储器。储器。总线结构总线结构 目前DSP发展的片内存储器RAM越来越大，要设计高效的DSP系统，就应该选择片内RAM较大的DSP。片内RAM同片外存储器相比，有以下优点：1)片内RAM的速度较快，可以保证DSP无等待运行。可以提高指令传输效率，减小总线接口压力

6、。并且它不存在与外部总线竞争和访问外部存储器速度不匹配的问题，这样使DSP处理器具有强大的数据处理能力。 2) 片内存储器可以在一个指令周期内访问两次，使得指令可以更加高效。3)片内RAM运行稳定，不受外部的干扰影响，也不会干扰外部。 4)DSP片内多总线，在访问片内RAM时，不会影响其它总线的访问，效率较高。5)集成度高；运行速度快；功耗小；成本低；不同的DSP具有不同的片内存储器。片内存储器特点 扩展可以使CPU能访问更大的地址空间； 扩展增强了数据存储能力和系统设计能力； 访问外部存储器或I/O空间的引脚有四类： 外部总线；选择信号；读写信号；应答控制信号外部存储器和I/O器件扩展 片内

7、存储器有如下片内存储器有如下4 4种类型。种类型。 (1)片内双访问存储器(DARAM)：每个机器周期可被访问两次的存储器。 片内DARAM。它们主要被配置为数据存储器(可双访问操作)，也可配置为程序存储器。DARAM允许CPU在一个周期内对其进行写和读：在周期的正（主）相写，在周期的负（从）相读。比如在做乘法时，同时比如在做乘法时，同时读两个乘数。读两个乘数。 (2)片内单访问程序数据RAM(SARAM)：每个机器周期仅能访问一次的存储器。 可配置为数据存储器，也可配置为程序存储器，它允许更灵活的地址分配。可以由软件或硬件配置为外部存储器或外部存储器。 (3)掩模型片内ROM存储器：出厂时己

8、写好的存储器，用户只能读不能写。 片内ROM作为程序存储器。复位时驱动MP/MC（低电平）引脚为低即选中该ROM。若不选ROM，器件从片外存储器启动执行。 (4)闪速存储器(Flash)：电可擦除与编程的非易失性存储器。 每个闪速存储器都有一组控制寄存器，它们控制该闪速存储器块的擦除、编程和测试。MP/MC（低电平）引脚为低即选中该Flash。若不选Flash，器件从片外存储器启动执行。程序存储器 程序存储器存放应用程序的代码、表格信息、固定操作数。 可寻址的程序存储器地址有216为64K字，可对片内存储器或片外存储器寻址。 器件都有片内双访问存储器DARAM块B0，B0可配置为程序存储器和数

9、据存储器，片内其他程序存储器可能是SARAM、ROM或闪速存储器。与外部程序存储器接口与外部程序存储器接口PS引脚引脚为低，访为低，访问片外；问片外；反之访问反之访问片内。片内。注意：片外注意：片外器件的速度器件的速度要与要与CPU相适应。相适应。数据存储器器件片内都有3个DARAM块：B0B1，B2。 (1)B0块有256个字，可配置为数据存储器或 程序存储器。 (2)B1块有256个字，只能作为数据行储器。 (3)B2块有32个字，只能作为数据存储器。 除这3块DARAM外，有些器件还有片内SARAM块，它们可用作程序和/或数据存储器。按地址分块，每块按地址分块，每块128字（字（7位）为

10、位）为1页页,偏偏移量为移量为00H-7FH。64K数据存储器分为数据存储器分为512页（页（9位）。位）。 数据存储器第0页的地址映射，可以访问中断屏蔽寄存器(IMR)、全局存储器分配寄存器(GREG)和中断标志寄存器(1FR)。 数据存储器可作为局部数据存储器和全局数据存储器使用。 数据存储器的低32K字(地址0000-7FFFH)总是用做局部数据存储器，高32K字(地址8000h-FFFFH)可用做全局数据存储器，其分布由全局存储器分配寄存器(GREG确定，范围在25632K字之间。GREG连到内部数据总线的低8位，GREG的高8位为任意值。 GREG是存储器映射的寄存器，被分配在数据存

11、储单元的0005h处。示例与外部数据存储器接口与外部数据存储器接口PS改为改为DS引引脚为低，访问脚为低，访问片外；反之访片外；反之访问片内。问片内。注意：片外注意：片外器件的速度器件的速度，访问时间，访问时间；延时，保；延时，保持时间等，持时间等，要与要与CPU相相适应。适应。I/OI/O输入输入输出输出总共总共144引脚引脚程序数据存储器总图乘法器累加器程序存储器数据存储 F240 x F240 x系列系列DSPDSP的设计基于增强的哈佛结构。它可以的设计基于增强的哈佛结构。它可以通过通过3 3组并行总线访问多个存储空间。它们分别是：程序地组并行总线访问多个存储空间。它们分别是：程序地址总

12、线（址总线（PABPAB）、数据读地址总线（）、数据读地址总线（DRABDRAB）和数据写地）和数据写地址总线（址总线（DWABDWAB）。其中的任意一组可访问不同的程序空间）。其中的任意一组可访问不同的程序空间，以实现不同的器件操作。由于总线工作是独立的，所以可，以实现不同的器件操作。由于总线工作是独立的，所以可同时访问程序和数据空间。在一个给定的机器周期内，同时访问程序和数据空间。在一个给定的机器周期内，CALUCALU可以执行多大可以执行多大3 3次的并行存储器操作。次的并行存储器操作。 F240 xF240 x系列系列DSPDSP的地址映象被组织为的地址映象被组织为3 3个可独个可独立

13、选择的空间：程序存储器（立选择的空间：程序存储器（64K64K字）、数据存储器（字）、数据存储器（64K64K字）及输入字）及输入/ /输出（输出（I/OI/O）空间（）空间（64K64K字）。这些字）。这些空间提供了共空间提供了共192K192K字的地址范围。字的地址范围。（1）程序存储器 （2）数据存储器 （3）I/O空间 F240 x F240 x系列系列DSPDSP的设计基于增强的哈佛结构。它可的设计基于增强的哈佛结构。它可以通过以通过3 3组并行总线访问多个存储空间。它们分别组并行总线访问多个存储空间。它们分别是：程序地址总线（是：程序地址总线（PABPAB）、数据读地址总线（）、数

14、据读地址总线（DRABDRAB）和数据写地址总线（）和数据写地址总线（DWABDWAB）。其中的任意一组可访）。其中的任意一组可访问不同的程序空间，以实现不同的器件操作。由于总线问不同的程序空间，以实现不同的器件操作。由于总线工作是独立的，所以可同时访问程序和数据空间。在一工作是独立的，所以可同时访问程序和数据空间。在一个给定的机器周期内，个给定的机器周期内，CALUCALU可以执行多大可以执行多大3 3次的并行存次的并行存储器操作。储器操作。 F240 xF240 x系列系列DSPDSP的地址映象被组织为的地址映象被组织为3 3个可独立选个可独立选择的空间：程序存储器（择的空间：程序存储器（

15、64K64K字）、数据存储器（字）、数据存储器（64K64K字）字）及输入及输入/ /输出（输出（I/OI/O）空间（）空间（64K64K字）。这些空间提字）。这些空间提供了共供了共192K192K字的地址范围。字的地址范围。（1）程序存储器 （2）数据存储器 （3）I/O空间 （1）程序存储器（2）数据存储器 （3）I/O空间 （1）程序存储器（2）数据存储器 （3）I/O空间 （1）程序存储器（2）数据存储器 （3）I/O空间 0000H005FH0060H007FH0080H00FFH0100H01FFH0200H02FFH0300H03FFH0400H04FFH0500H07FFH08

16、00H0FFFH1000H6FFFH7000H73FFH7400H743FH7440H74FFH7500H753FH7540H77EFH77F0H77F3H77F4H77FFH7800H7FFFH8000HFFFFH存储器映射寄存器和保留区片内DARAM B2非法区保留区片内DARAM B0片内DARAM B1保留区非法区SARAM(2K字)非法区外设模块1(PF1)外设模块2(PF2)非法区外设模块3(PF3)非法区密码区保留区非法区扩展外部RAM0000H0003H0004H0005H0006H0007H005FH7000H700FH7010H701FH7020H702FH7030H703

17、FH7040H704FH7050H705FH7060H706FH7070H707FH7080H708FH7090H709FH70A0H70BFH70C0H70FFH7100H7010H710FH71FFH7200H722FH7230H73FFH7400H7408H7411H7419H7420H7429H742CH7431H7432H743FH7500H7508H7511H7519H7520H7529H7530H7531H7532H753FH保留区中断屏蔽寄存器保留区中断标志寄存器仿真寄存器和保留区非法区系统配置和控制寄存器看门狗定时寄存器非法区SPISCI非法区外部中断寄存器非法区I/O控制寄

18、存器ADC控制寄存器非法区CAN控制寄存器非法区CAN邮箱非法区通用定时器比较、PWM、死区寄存器捕捉和QEP寄存器中断屏蔽、矢量、标志寄存器非法区通用定时器比较、PWM、死区寄存器捕捉和QEP寄存器中断屏蔽、矢量、标志寄存器保留区0000H005FH0060H007FH0080H00FFH0100H01FFH0200H02FFH0300H03FFH0400H04FFH0500H07FFH0800H0FFFH1000H6FFFH7000H73FFH7400H743FH7440H74FFH7500H753FH7540H77EFH77F0H77F3H77F4H77FFH7800H7FFFH8000

19、HFFFFH存储器映射寄存器和保留区片内DARAM B2非法区保留区片内DARAM B0片内DARAM B1保留区非法区SARAM(2K字)非法区外设模块1(PF1)外设模块2(PF2)非法区外设模块3(PF3)非法区密码区保留区非法区扩展外部RAM0000H0003H0004H0005H0006H0007H005FH7000H700FH7010H701FH7020H702FH7030H703FH7040H704FH7050H705FH7060H706FH7070H707FH7080H708FH7090H709FH70A0H70BFH70C0H70FFH7100H7010H710FH71FFH

20、7200H722FH7230H73FFH7400H7408H7411H7419H7420H7429H742CH7431H7432H743FH7500H7508H7511H7519H7520H7529H7530H7531H7532H753FH保留区中断屏蔽寄存器保留区中断标志寄存器仿真寄存器和保留区非法区系统配置和控制寄存器看门狗定时寄存器非法区SPISCI非法区外部中断寄存器非法区I/O控制寄存器ADC控制寄存器非法区CAN控制寄存器非法区CAN邮箱非法区通用定时器比较、PWM、死区寄存器捕捉和QEP寄存器中断屏蔽、矢量、标志寄存器非法区通用定时器比较、PWM、死区寄存器捕捉和QEP寄存器中断

21、屏蔽、矢量、标志寄存器保留区（1）程序存储器（2）数据存储器 （3）I/O空间 0000H005FH0060H007FH0080H00FFH0100H01FFH0200H02FFH0300H03FFH0400H04FFH0500H07FFH0800H0FFFH1000H6FFFH7000H73FFH7400H743FH7440H74FFH7500H753FH7540H77EFH77F0H77F3H77F4H77FFH7800H7FFFH8000HFFFFH存储器映射寄存器和保留区片内DARAM B2非法区保留区片内DARAM B0片内DARAM B1保留区非法区SARAM(2K字)非法区外设模

22、块1(PF1)外设模块2(PF2)非法区外设模块3(PF3)非法区密码区保留区非法区扩展外部RAM0000H0003H0004H0005H0006H0007H005FH7000H700FH7010H701FH7020H702FH7030H703FH7040H704FH7050H705FH7060H706FH7070H707FH7080H708FH7090H709FH70A0H70BFH70C0H70FFH7100H7010H710FH71FFH7200H722FH7230H73FFH7400H7408H7411H7419H7420H7429H742CH7431H7432H743FH7500H7

23、508H7511H7519H7520H7529H7530H7531H7532H753FH保留区中断屏蔽寄存器保留区中断标志寄存器仿真寄存器和保留区非法区系统配置和控制寄存器看门狗定时寄存器非法区SPISCI非法区外部中断寄存器非法区I/O控制寄存器ADC控制寄存器非法区CAN控制寄存器非法区CAN邮箱非法区通用定时器比较、PWM、死区寄存器捕捉和QEP寄存器中断屏蔽、矢量、标志寄存器非法区通用定时器比较、PWM、死区寄存器捕捉和QEP寄存器中断屏蔽、矢量、标志寄存器保留区（1）程序存储器（2）数据存储器 （3）I/O空间 0000H005FH0060H007FH0080H00FFH0100H0

24、1FFH0200H02FFH0300H03FFH0400H04FFH0500H07FFH0800H0FFFH1000H6FFFH7000H73FFH7400H743FH7440H74FFH7500H753FH7540H77EFH77F0H77F3H77F4H77FFH7800H7FFFH8000HFFFFH存储器映射寄存器和保留区片内DARAM B2非法区保留区片内DARAM B0片内DARAM B1保留区非法区SARAM(2K字)非法区外设模块1(PF1)外设模块2(PF2)非法区外设模块3(PF3)非法区密码区保留区非法区扩展外部RAM0000H0003H0004H0005H0006H00

25、07H005FH7000H700FH7010H701FH7020H702FH7030H703FH7040H704FH7050H705FH7060H706FH7070H707FH7080H708FH7090H709FH70A0H70BFH70C0H70FFH7100H7010H710FH71FFH7200H722FH7230H73FFH7400H7408H7411H7419H7420H7429H742CH7431H7432H743FH7500H7508H7511H7519H7520H7529H7530H7531H7532H753FH保留区中断屏蔽寄存器保留区中断标志寄存器仿真寄存器和保留区非法区

26、系统配置和控制寄存器看门狗定时寄存器非法区SPISCI非法区外部中断寄存器非法区I/O控制寄存器ADC控制寄存器非法区CAN控制寄存器非法区CAN邮箱非法区通用定时器比较、PWM、死区寄存器捕捉和QEP寄存器中断屏蔽、矢量、标志寄存器非法区通用定时器比较、PWM、死区寄存器捕捉和QEP寄存器中断屏蔽、矢量、标志寄存器保留区外部空间保留/非法Flash控制寄存器保留等待状态控制寄存器0000FEFFFF00FF0EFF0FFF10FFFEFFFF各种各种C2000C2000系列芯片存储器系列芯片存储器SST,SETC,LST名称说 明ARB辅助寄存器指针缓冲器。无论何时装载辅助寄存器指针（ARP

27、），旧的ARP值都被复制到ARB中，但使用LST指令(装载状态寄存器)除外：当通过LST指令装载ARB时，也把相同的值复制到ARPCNF片内DARAM配置位。该位用于确定x24x芯片内的可配置DARAM存储块的配置。当CNF=0时，可配置DARAM块被映射至数据存储空间；当CNF=1时，可配置DARAM块被映射至程序存储空间。可以通过SETC CNT、CLRC CNF和LST指令修改CNF位。复位时，CNF位被清除为零TC测试控制标志位。当由BIT或BITT指令测试的位为1或利用NORM指令测试时，累加器的2个最高有效位的异或结果为真；或由CMPR指令所测试的条件在当前AR与AR0之间存在时，

28、TC被置为1，否则为0。条件转移、调用和返回指令可以TC位的取值作为执行的条件SXM符号扩展方式位。当SXM=O时，移位时不进行符号扩展；当SXM=1时，通过输入移位器送至累加器的数据在移位时进行符号扩展。复位时，SXM被置为1C进位位，当加法运算产生进位时或减法运算未产生借位时被置为1；在加法运算未产生进位时或减法运算产生借位时被清为0。但该规则不适合具有16位位移的ADD或SUB指令的执行，在这种情况下，ADD仅可设置进位位，而SUB仅能清除进位位，不能对进位位产生其他影响。移位和循环移位指令以及SETC、CLRC和LST指令也影响该位。条件转移、调用和返回指令可根据C状态作为执行的条件。复位时，C被设置为1XFXF引脚状态位。该位决