VHDL设计进阶

1、EDA技术实用教程技术实用教程第第5 5章章 VHDL设计进阶设计进阶 5.1 数数 据据 对对 象象 5.1.1 常数常数5.1 数数 据据 对对 象象 5.1.2 变量变量5.1 数数 据据 对对 象象 5.1.3 信号信号5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋

2、值与变量赋值5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.2 VH

3、DL设计实例及其语法内涵设计实例及其语法内涵 5.2.1 含同步含同步并行预置功能并行预置功能的的8位移位寄位移位寄存器设计存器设计 5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.1 含同步并行预置功能的含同步并行预置功能的8位移位寄存器设计位移位寄存器设计 5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.2 移位模式可控的移位模式可控的8位移位寄存器设计位移位寄存器设计 接下页接下页5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 接上页接上页5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.2 移位模式可控的移位模式可控的8位移

4、位寄存器设计位移位寄存器设计 5.2.3 位矢中位矢中1码个数统计电路设计码个数统计电路设计 5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.3 位矢中位矢中1码个数统计电路设计码个数统计电路设计 5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.3 位矢中位矢中1码个数统计电路设计码个数统计电路设计 LOOP语句的常用表达方式有两种：语句的常用表达方式有两种：（1）单个）单个LOOP语句语句 （2）FOR_LOOP语句语句 5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.3 位矢中位矢中1码个数统计电路设计码个数统计电路设计 5.2 VHD

5、L设计实例及其语法内涵设计实例及其语法内涵 5.2.4 三态门设计三态门设计 5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.4 三态门设计三态门设计 5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.5 双向端口的设计方法双向端口的设计方法 5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.5 双向端口的设计方法双向端口的设计方法 5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.5 双向端口的设计方法双向端口的设计方法 5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.5 双向端口的设计方法双向端口的设计方法

6、 5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.5 双向端口的设计方法双向端口的设计方法 5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.5 双向端口的设计方法双向端口的设计方法 5.2.6 三态总三态总线电路设计线电路设计 5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.6 三态总线电路设计三态总线电路设计 5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.6 三态总线电路设计三态总线电路设计 5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.7 双边沿触发时序电路设计讨论双边沿触发时序电路设计讨论 5.

7、3 顺序语句归纳顺序语句归纳 5.3.1 进程语句格式进程语句格式 5.3 顺序语句归纳顺序语句归纳 5.3.2 进程结构组成进程结构组成 进程说明部分进程说明部分 定义一些局部量，可包括数据类型、常数、变量、属性、子程序等 顺序描述语句顺序描述语句 信号赋值语句变量赋值语句 进程启动语句子程序调用语句顺序描述语句进程跳出语句 敏感信号参数表敏感信号参数表 多数VHDL综合器要求敏感信号表必须列出本进程中所有输入信号名 5.3 顺序语句归纳顺序语句归纳 5.3.3 进程要点进程要点 1. PROCESS为一无限循环语句为一无限循环语句 2. 进程中的顺序语句具有明显的顺序和并行双重性进程中的顺

8、序语句具有明显的顺序和并行双重性 5.3 顺序语句归纳顺序语句归纳 5.3.3 进程要点进程要点 3. 进程语句本身是并行语句进程语句本身是并行语句 5.3 顺序语句归纳顺序语句归纳 5.3.3 进程要点进程要点 4. 信号可以是多个进程间的通信线信号可以是多个进程间的通信线5. 一个进程中只允许描述对应于一个时钟信号的同步时序逻辑一个进程中只允许描述对应于一个时钟信号的同步时序逻辑 5.4 并行赋值语句讨论并行赋值语句讨论 5.5 IF语句概述语句概述 5.5 IF语句概述语句概述 5.5 IF语句概述语句概述 5.5 IF语句概述语句概述 5.6 半整数与奇数分频电路设计半整数与奇数分频电

9、路设计 5.6 半整数与奇数分频电路设计半整数与奇数分频电路设计 接下页接下页5.6 半整数与奇数分频电路设计半整数与奇数分频电路设计 接上页接上页5.6 半整数与奇数分频电路设计半整数与奇数分频电路设计 5.7 仿仿 真真 延延 时时 5.7.1 固有延时固有延时 5.7 仿仿 真真 延延 时时 5.7.2 传输延时传输延时 5.7.3 仿真仿真 5.8 VHDL的的RTL表述表述 5.8.1 行为描述行为描述 5.8 VHDL的的RTL表述表述 5.8.1 行为描述行为描述 5.8 VHDL的的RTL表述表述 5.8.2 数据流描述数据流描述 5.8.3 结构描述结构描述 结构描述建模步骤

10、如下：结构描述建模步骤如下： 元件说明：描述局部接口。元件说明：描述局部接口。 元件例化：相对于其他元件放置元件。元件例化：相对于其他元件放置元件。 元件配置：指定元件所用的设计实体。元件配置：指定元件所用的设计实体。 习习 题题5-1 什么是固有延时？什么是惯性延时？什么是固有延时？什么是惯性延时？5-2 是什么？在是什么？在VHDL中，中， 有什么用处？有什么用处？ 5-3 哪些情况下需要用到程序包哪些情况下需要用到程序包STD_LOGIC_UNSIGNED？试举一例。？试举一例。5-4 说明信号和变量的功能特点，以及应用上的异同点。说明信号和变量的功能特点，以及应用上的异同点。5-5 什

11、么是重载函数？重载算符有何用处？如何调用重载算符函数？什么是重载函数？重载算符有何用处？如何调用重载算符函数？5-6 在在VHDL设计中，给时序电路清零（复位）有两种不同方法，它们是什么，如设计中，给时序电路清零（复位）有两种不同方法，它们是什么，如何实现？何实现？5-7 用循环语句设计一个用循环语句设计一个7人投票表决器，及一个人投票表决器，及一个4位位4输入最大数值检测电路。输入最大数值检测电路。5-8 从不完整的条件语句产生时序模块的原理看，例从不完整的条件语句产生时序模块的原理看，例5-7和例和例5-10从表面上看都包含从表面上看都包含不完整条件语句，试说明，为什么它们的综合结果都是组

12、合电路。不完整条件语句，试说明，为什么它们的综合结果都是组合电路。5-9 设计一个求补码的程序，输入数据是一个有符号的设计一个求补码的程序，输入数据是一个有符号的8位二进制数。位二进制数。习习 题题5-10 设计一个比较电路，当输入的设计一个比较电路，当输入的8421BCD码大于码大于5时输出时输出1，否则输出，否则输出0。5-11 用原理图或用原理图或VHDL输入方式分别设计一个周期性产生二进制序列输入方式分别设计一个周期性产生二进制序列01001011001的序列发生器，用移位寄存器或用同步时序电路实现，并用时序仿真器验证其功能。的序列发生器，用移位寄存器或用同步时序电路实现，并用时序仿真

13、器验证其功能。5-12 基于原理图输入方式，用基于原理图输入方式，用74194、74273、D触发器等器件组成触发器等器件组成8位串入并出的位串入并出的转换电路，要求在转换过程中数据不变，只有当转换电路，要求在转换过程中数据不变，只有当8位一组数据全部转换结束后，输位一组数据全部转换结束后，输出才变化一次。出才变化一次。5-13 设计设计8位左移移位寄存器，给出时序仿真波形。位左移移位寄存器，给出时序仿真波形。5-14 将例将例5-15中的四个中的四个IF语句分别用四个并列进程语句表达出来。语句分别用四个并列进程语句表达出来。实验与设计实验与设计 5-1 半整数与奇数分频器设计半整数与奇数分频

14、器设计（1）实验目的：）实验目的：（2）实验内容）实验内容1： （3）实验内容）实验内容2：（4）实验内容）实验内容3：（5）实验内容）实验内容4 ：实验与设计实验与设计 5-2 简易分频器设计简易分频器设计（1）实验目的：）实验目的：（2）实验内容）实验内容1： （3）实验内容）实验内容2：（4）实验内容）实验内容3：5E+系统演示示例：系统演示示例：/KX_7C5EE+/EXPERIMENTs/EXP30_FDIV。 实验与设计实验与设计 5-3 VGA彩条信号显示控制电路设计彩条信号显示控制电路设计（1）实验目的：）实验目的：（2）实验原理：）实验原理： 实验与设计实验与设计 实验与设计

15、实验与设计 实验与设计实验与设计 接下页接下页实验与设计实验与设计 接上页接上页接下页接下页实验与设计实验与设计 接上页接上页接下页接下页实验与设计实验与设计 接上页接上页接下页接下页实验与设计实验与设计 接上页接上页实验与设计实验与设计 (3) 实验内容实验内容1：演示示例：演示示例：/KX_7C5EE+/EXPERIMENTs/EXP11_VGA_COLOR_SQUR/，和，和/EXP11_VGA_COLOR_LINE/。 (4) 实验内容实验内容2：(5) 实验内容实验内容3：(6) 实验内容实验内容4： 实验与设计实验与设计 5-4 基于时序电路的移位相加型基于时序电路的移位相加型8位

16、硬件乘法器设计位硬件乘法器设计（1）实验原理：）实验原理：（2）实验任务）实验任务1：（3）实验任务）实验任务2：（4）实验任务）实验任务4：演示示例：演示示例：/KX_7C5EE+/EXPERIMENTs/EXP32_MULTI8X8/MLTL8X8。 实验与设计实验与设计 5-4 基于时序电路的移位相加型基于时序电路的移位相加型8位硬件乘法器设计位硬件乘法器设计（1）实验原理：）实验原理：（2）实验任务）实验任务1：（3）实验任务）实验任务2：（4）实验任务）实验任务4：演示示例：演示示例：/KX_7C5EE+/EXPERIMENTs/EXP32_MULTI8X8/MLTL8X8。 实验与

17、设计实验与设计 5-4 基于时序电路的移位相加型基于时序电路的移位相加型8位硬件乘法器设计位硬件乘法器设计（1）实验原理：）实验原理：（2）实验任务）实验任务1：（3）实验任务）实验任务2：（4）实验任务）实验任务4：演示示例：演示示例：/KX_7C5EE+/EXPERIMENTs/EXP32_MULTI8X8/MLTL8X8。 实验与设计实验与设计 5-5 移位寄存器设计移位寄存器设计演示示例：演示示例：/KX_7C5EE+/EXPERIMENTs/EXP39_SHIFTER/ 。 5-6 串串/并转换数码静态显示控制电路设计并转换数码静态显示控制电路设计（1）实验原理：）实验原理： （2）实验任务）实验任务1：（：（3）实验任务）实验任务2： 实验与设计实验与设计 5-7 并并/串转换扩展输入口电路设计串转换扩展输入口电路设计实验任务：仅使用实验任务：仅使用FPGA的的2到到3个个I/O口，通过数个口，通过数个74LS165或或4021扩展输入扩展输入口。口。此类电路在单片机开发中也常用，但是由于单片机本身的速度不高，再加上此类电路在单片机开发中也常用，但是由于单片机本身的速度不高，再加上并并/串转换，每一个通过