微机原理知识点总结

1、第一章概述IF孩的分类：软核畑班心3幢科CHkrd-CbTT*固植纳叶cmru ）1. IP核分为3类，软核、硬核、固核w橫的试点二-氐的可JE用也-可能电劉刁单対甘匪:-1I1H 豊可灭葩畫卵可技長的Hr*L啊驱性强迥兰的方成奧戈.并性萱M时用H就进厅整 UE.生尸不财匀实虬L艺或案现拉*臭幻IftA的卫恬性.*用宕町规力魅血具 峡賞自己#HWIH呂上占叩刨推锂 忧山：町细tUHfii.业用苒抑疳全部豪悅咼 蛀点对从扭地旌 百?融團的檜換的仝过曲 豪，工宜刺 W如*啞的 怦橋的？M，檢林帛哥，特点对比 p122. ?fti板彙喘电乘融明（LvoutJ的常式段盘+孙登址婁肛梵 11片 证.JI

2、K.柱険强型fait 于草TWt蠶U在具侔的检理尺吋*粉理林及 性龍上良育帝可更违tt.僅点1仗杭崖拦竝制*于談一林址苗奚毘丄 应rtfKAA*的ttftRt, 输星席it炭titti上貝右菲町更哉性，匱点：不情忧fclff* ifrttffK 甘直，只的小、TOP改，xHtt ；介于灘和软恢去问.攻电粘冏铀療 0t井通常彌 理萍送打塹IE. IS曲往住JH直于蔓?转定的实现工莒?在述实现 1_艺的搽件卜 IW1AH右甘代的血艮村性能材待性 .保f因牯柱杜对我干菓一牛待室 的安囲T芭，在该勿I £具甫砒的面 积利性怨的特性+g网衣的龙读性第二章计算机系统的结构组成与工作原理I. 计算

3、机体系结构、计算机组成、计算机实现的概念与区别。P312?冯？诺依曼体系结构：p32硬件组成五大部分运算器、存储器、控制器、输入设备、输岀设备，以存储器为中心信息表示：二进制计算机内部的控制信息和数据信息均米用二进制表示，并存放在同一个存储器中。工作原理：存储程序/指令（控制）驱动 编制好的程序（包括指令和数据）预先经由输入设备输入并保存 在存储 器中3. 接口电路的意义p34第二段接口一方面应该负责接收、转换、解释并执行总线主设备发来的命令，另一方面应能将总线从设备的状态或数据传送给总线主设备，从而完成数据交换。4. CPU组成：运算器、控制器、寄存器。P34运算器的组成：算术逻辑单元、累加

4、器、标志寄存器、暂存器5. 寄存器阵列p35程序计数器pc,也称为指令指针寄存器。存放下一条要执行指令的存放地址。堆栈的操作原理应用场合：中断处理和子程序调用 p35最后一段6. 计算机的本质就是执行程序的过程p367. 汇编语言源程序汇编 机器语言程序p368. 指令包含操作码、操作数两部分。执行指令基本过程：取指令、分析指令、执行指令。简答题（简述各部分流程）p379. 数字硬件逻辑角度，CPU分为控制器与数据通路。P38数据通路又包括寄存器阵列、ALU片上总线。10. 冯？诺依曼计算机的串行特点p38串行性是冯？诺依曼计算机的本质特点。表现在指令执行的串行性和存储器读取的串行性。也是性能

5、瓶颈的主要原因。单指令单数据II. CISC与RISC的概念、原则、特点。对比着看 p39、40不同的捲整釜设计细ciaiaisc"口 St （ 5A1 网隔 tjLft-Jn彷集片尊机）软ft殛代邸加Wtfia干羽性史*E存曹孫丘竄筑春?，卜*丸龍少存帕孑边切丸数.不听对岳搭強的功謹匸星说£ 拿的 新押守取优亟无曲血段至盧时助配从而曩規数件对曜的蕈隹?2, RISC （Heducod liuitructivMj Sf t Qwiittir. 補閒 昨彷婆计BH ）- ?科件戟比思畀逼is毗匕；弗令斗異束 PTk JI5-AU1斗近计?杂鱼.从西担期摧的盛叶世更*CJSCu

6、se弘令芸色少.琳式简oSit匿宅輕亶粧林齐利于疑木既充井坯审淹水戢16會枫斤flLrd札窃口“两科点也沖指辛iftiE 点栏'H1罷评匕In isl CPUAKM CTL不同的扣母生戏讣摄齬：CJSL fjR1S<:Cl?与RISC jfe樂的岀蛟CISCi优点匕捋令越爭功 駅摊蛋r戟潇世哥蔻率，春拯和高额蔚盲搀？-町宜按刼怙理和存權易丈何的4UMHI.姚盒，扭爭鼻 WJL&片診赴计比上ifV* 品*囂秦”屮问的 幅专，执打较fit的于，04?佇机器叫孰行裁手*RJSCditAt摑屯夕客囲记辽，尽 盘害樣 推科梓縁冷址用i+e|l戢比蛀仕聲表；?指歩齐+（ . FL附祥

7、醮丰"Ml皆刊川為*乐手同韩功箱的軒序，产空的世晞比曲t, ef|A4*琏样編译粘.CISC! jUIntelCPU, RISC 如 ARMSt 理器12. 存储器分层p41如何分层与好处（41页第一段最后一句。）简答题现代计算机系统通常把不同容量、不同速度的存储设备按一定的层次结构组织其阿里，形成一个统一的存储系统，以解决存储容量、存取速度和价格之间的矛盾。13?哈佛结构（程序与数据分开存储）p4114. 并行技术p43不同层面分为系统级、指令级、线程级、电路级。常用的并行技术：流水线结构、哈佛结构、多机多核结构15. 流水线p44优缺点：优点是控制简单；缺点是上一步操作未完成，下

8、一步操作便不能幵始，效率较低。冒险：数据、结构、控制解决方法：数据冒险可以采用定向技术或调度技术来减少停顿时间；结构冒险可以通过加入额外的同类型资源（如采用哈佛结构设置各自独立的数据存储器和指令存储器），或改变资源的设计（如采用多端口寄存器组）来减少或消除；控制冒险可以通过分支预测及预测执行技术来解决。16. 计算机性能：字长、存储容量、运算速度p54字长，单次存取、处理数据的能力。最大数据宽度，内部数据总线运算速度MIPS、执行时间、CPI的计算与影响因素第三章微处理器体系结构及关键技术1?微处理器体系结构的分类与特点。类型优点缺点随机逻辑针对指令硬件做了专门的优化，所用的逻辑门数少，制造费

9、用低。指令集设计与硬件电路设计紧密相关，设计过程复杂，难以实现复杂指令，设计难以重用。微码体系结构相比于硬件，微代码不容易岀错， 建 立微代码比较省时，改动微代码 更为 容易，CPU版本升级简单。微代码的开销大于硬件实现，微控制必须要比CPU运行速度更快。流水线体系结构并行的执行不同指令的不同阶段， 提 高了指令的吞吐率，增强了处理器性能。处理器设计较为困难，在设计中需要解决数多种冲突问题。超标量体系结构实现了真正的并行执行，让MIPS可以大于时钟频率。更多的硬件资源，设计极其复杂。2. 处理器5个功能p60指令控制，操作控制，时间控制，数据加工，中断处理3. 随机逻辑控制器的特点阿堪建尚化f

10、t?专械少所便忡I的门川烙雄敢 以而従少制逾吻川-描令址姑构与便杵逻谒方桎 /闻封业右密切腰系世计过程虽眾.?用性差?设计成果豪少慵再判用刖即騎的新 WT说计中*适用MSFi4?什么是微码体系结构p72第二段锻钳T.的特点I可VkAH址心駅描字状？1帕沁克Uf宦務昭弗.',2血吋间从面拼內泰娠杵配r憫牝件谁计，可怔算康品靱Jt/L乎詮有设计上 的鶴误；屯建立理战硼件码比总主或円动吐Jft肯时* T1岀绪.国此创曲的CPU厳車静空更怏I1.做代码比碗件宴現的开丽大；2曲阳R1DAA访何速般楼A.EIi + ROMHiA桜战障It战困站5比较随机逻辑控制器与微码体系结构处理器的优缺点蛊码結

11、构与陆机逻辑绪构的比腔1. 硬种遢计开销?杭運昨U的址H杠岀专 < 总零同* 18 tj段计利忧忧*僧叱比牧狂冬*? 胯缶冲鼻坟制 片1*11</人4,輕仪也步 并不鼻 aty迎讣所的匣祥2. 性能?如卑症讯*|円棍斗佯.珞机事呂即 U特惟&审快.?IfIR执存用可射才 Mff *,但更垠羅】的術骨达別圧哥的話"?肖產啟衫悴悴粧审阻于，伞聃門沖 阳时.ftAcru对惟焼 尖鬲的找第更芮磅吕6. 寻址方式：p78立即数寻址、寄存器直接寻址、存储器直接寻址、 寄存器间接寻址、存储器间接寻址、位移量寻址、变址寻址7. 流水线p886级流水线：取指（FI ）、指令译码（D

12、I ）、计算操作数地址（CO、取操作数（FQ）、执行指令（EI ）、 写操作数（WO）基本要求流水线各个段的操作相互独立、流水线各个段的操作同步性能指标吞吐率、加速比、效率各种相关与第二章联系起来看第四章 总线技术与总线标准1. 总线分类 p96位置：片内总线、片间总线、系统内总线、系统外总线 功能：地址总线（单向） 、数据总线、控制总线 时序：同步、半同步（ READ ）异步（主从） 格式：并行总线、串行总线2. 总线仲裁 p101什么是总线冲突？总线上多个主设备同时发送信息导致的工作异常一般称为总线冲突。 总线仲裁的目的：合 理地控制和管理系统中多个主设备的总线请求，以避免总线冲突。集中式

13、、分布式 流程可能会考3. 什么是同步、半同步、异步？应用场合4. 片内总线ARM 的 AMBA 、IBM 的 CoreConnectSilicore 的 Wishbone 、 Altera 的 AvalonAHB 特性非三态执行APB 主要用于低带宽的周边外设之间的连接。 P109APB 桥既是 APB 总线上唯一的主模块，也是 AHB 系统总线上的从模块。 P1155. PCI 并行同步 p1166. 串行总线 p127传输方式：单工、半双工、全双工 同步传输（先传最高位） 、异步传输（先传最低位）第五章 存储器系统1. 存储器分类 p135易失性、随机 ：RAM SRAM 高速缓存 ）D

14、RAM （主存） 非易失性、只读 ： ROM EPROM EEPROM FLASH 可以不带电2. Cache 局部性原理 p1563. 虚拟存储技术 p158MMU 虚拟地址空间与物理地址空间 内存保护 最后一句4. 多层级存储体系 p161Cache ：高速度与低成本 虚拟存储器：大容量与低成本Cache 与虚拟存储器的不同：位置不同： Cache- 主存层次的逻辑位置介于 CPU 和主存 -辅存之间；目的不同： Cache- 主存层次用来解决高速度与低成本的矛盾，主存辅存层次用来解决大容量和低 成本的矛 盾；实现方式不同： Cache- 主存层次的功能完全由硬件实现，主存-辅存层次通过附

15、加的硬件及存储管理软件来控制5. Cache的命中率与Cache的大小、替换算法、程序特性有关 p1636. 字节存放顺序不同：大端存储（最高字节在最低地址）与小端存储（最高字节在最咼地址）p1637. 多体交叉存储器在一个存储周期连续访问多个存储体p1678. 译码：全译码、部分译码、线译码第六章输入/输出接口1. 接口与端口的区别 端口的分类（数据、控制、状态），最少要有一个数据端口p1802. 端口与存储器的地址编址P182统一编址和独立编制（需要专门的10访问指令）3. 接口信息传输方式 p185查询传输（电路简单、CPU利用率低）、中断传输（电路复杂、 CPU利用率高）、DMA （无

16、CPU干预）、 通道方式4. 中断的相关概念p188、189中断源、中断向量、断点、现场5. 中断与子程序调用的区别程序中断的处理比子程序的调用要复杂的多：1. 子程序的执行时程序员事先安排好的（由调用子程序的指令转入）；而中断服务子程序的执行一般是由随机的中断事件引发的。2. 子程序的执行受到主程序或上层子程序的控制；而中断服务子程序一般与被中断的现行程序无关。3. 不存在同时调用多个子程序的情况，因此子程序不需要进行优先级排队；而不同中断源则有同时向CPU提岀服务请求。4. 共同点：是都要进行程序跳转，都需要保护断点以确保正确返回。6. 并行接口 p199键盘接口行扫描法第七章ARM微处理

17、器编程模型1. p218ARM?执抒AkMy(Dccodt)执斤(Fxecl? -iI '-Write IXRMI0l < < 11富IT译码执打(MLiWfx 1歸也1iWnilkJPkRMI1vFvIth1 Fxctlf iWriiAn2. ARM两种工作状态 32位ARM 16位Thumb p2253. 处理器7种运行模式p2264. ARM处理器寄存器组织模式对应的寄存器 p2275. 条件标志码p2286. 控制位p229T标志位，反映处理器的运行状态第八章ARM汇编指令1.ARM汇编指令书写格武ARM枭用壬屯址料辱搐扎:<cp? >d ( r>

18、 |<Kd> <Ri3>|, vcpar*nd2>|耳中亡罟的晒理乂哑琳的. ! 内活以号站“ opcode i jk *辭乞毎rcpnd ；机45 系井；5 :走歪佛百匚巧 RF再整的僅Hdt 0 Ut-4"Rnt JM牛甘理配转才廂那；operand2!弟 2 伞藝障 H fvinnni? l_Br. Rm. Rni,thift ；A-TW4!ft4F4KlRr ）Ar22. 条件码 p237、2383. 第二源操作数寻址立即数寻址、寄存器寻址（速度最快）、寄存器移位寻址（各种移位的不同）p2384. ARM寻址与前面联系起来看p2405. 堆栈寻址p243wwi龙持的四种堆校类型 h满递ifi （FA）:堆提指针 SP的值増加，SF指|向昴片加入救折的位賈2. 空递增（胡）:堆携指甘卯的值増加# SP指向F个将要放入数据的它位程3. 满隅械口 ；【）：堆战脂针5T的憤减小.SP折向昴后枚入数弼的位宙4. 宇递賊CHD ）:堆樓指针*的悄减小土 SP指向卜个将耍放入数据的它位註|沖矗：入栈和出栈的塩栈験熨一宦程相同。6. 常用指令 看PPT