第18章双稳态触发器和时序逻辑电路

1、第十八章第十八章 双稳态触发器和双稳态触发器和时时 序逻辑电路序逻辑电路 第一节第一节 基本基本双稳态触发器双稳态触发器 第二节第二节 钟控双稳态触发器钟控双稳态触发器 第三节第三节 寄存器寄存器 第四节第四节 计数器计数器 第五节第五节 集成计数器集成计数器 第六节第六节 存储器与可编程逻辑存储器与可编程逻辑器件器件 习习 题题 目录目录第一节第一节 基本基本双稳态触发器双稳态触发器 时序逻辑电路的概念时序逻辑电路的概念 基本基本RS触发器触发器 返返 回回 时序逻辑电路与输出状态不仅与输入变时序逻辑电路与输出状态不仅与输入变量有关，而且还与系统先前的状态有关。量有关，而且还与系统先前的状态

2、有关。时序逻辑电路的特点：时序逻辑电路的特点： 包括组合逻辑电路和具有记忆功能的电包括组合逻辑电路和具有记忆功能的电路或反馈延迟电路。路或反馈延迟电路。 输入、输出之间至少有一条反馈路径。输入、输出之间至少有一条反馈路径。 触发器是时序逻辑电路的基本单元，是触发器是时序逻辑电路的基本单元，是一种具有记忆功能的逻辑电路。能够储存一一种具有记忆功能的逻辑电路。能够储存一位二值信号。位二值信号。一、时序逻辑电路一、时序逻辑电路返回返回双稳态触发器的特点：双稳态触发器的特点： 具有两个能自行保持的稳定状态；具有两个能自行保持的稳定状态； 根据不同的输入信号可以置成根据不同的输入信号可以置成“1”状态或

3、状态或“0”状态；状态； 在输入信号消失后，如果没有新的信号输在输入信号消失后，如果没有新的信号输入，能够保持原状态，直至下一个新的信号入，能够保持原状态，直至下一个新的信号输入为止。输入为止。返回返回二、基本二、基本RS 触发器触发器QSQDQRQD0110两个输出端反相，规定两个输出端反相，规定Q的状态为触发器的状态。的状态为触发器的状态。即即Q0，Q=1时，称触发时，称触发器为器为0态，又称态，又称复位复位； Q1，Q=0时，称触发器时，称触发器为为1态，又称态，又称置位置位。不不 变变*不不 定定RD0，SD=1 触发器复位触发器复位为为0态，称态，称RD为为复位端复位端；RD1，SD

4、=0 触发器置位触发器置位为为1 态，称态，称SD为为置位端置位端。100101101QQQQ0011RD、SD同为同为1， 触发器保触发器保持原状态；持原状态； RD、SD同为同为0，触发器状态无法确定，此触发器状态无法确定，此情况应避免。情况应避免。返回返回ABQRDQSD Q 0 1 1 0 1 1 0 0QRDSD 与非门组成的与非门组成的RS触发器为负脉冲有效。触发器为负脉冲有效。 基本基本RS触发器的约束条件是触发器的约束条件是 RDSD1逻辑符号逻辑符号QRDSDQ负脉冲负脉冲有效有效 基本基本RS触发器的优点：触发器的优点： 结构简单，具有记忆功能。结构简单，具有记忆功能。 基

5、本基本RS触发器的缺点：触发器的缺点： 输出直接受输入控制，具输出直接受输入控制，具 有不定状态。有不定状态。返回返回SD第二节第二节 钟控钟控双稳态触发器双稳态触发器 钟控钟控RS 触发器触发器 J K 触发器触发器 D触发器触发器 TT 触发器触发器 触发器逻辑功能的转换触发器逻辑功能的转换 触发器应用触发器应用返返 回回CP=0，一、钟控一、钟控RS 触发器触发器 为使触发器能按要求在某一时间翻转，为使触发器能按要求在某一时间翻转，外加一时钟脉冲外加一时钟脉冲CP来控制。来控制。BAQQCDCPRSR S Qn+1 0 0 0 1 1 0 1 1 10不定不定CP=1，Qn 0C、D门门

6、 被封锁；被封锁；1SRSR返回返回SD复位端复位端 、置位端、置位端 负脉负脉冲有效，不受冲有效，不受CP控制控制 。RDSDRD CP1时，触发器才能翻转。时，触发器才能翻转。 CP控制触发器的翻转时刻，控制触发器的翻转时刻，R、S控制触控制触发器的翻转状态。发器的翻转状态。 钟控钟控RS 触发器为正脉冲有效。触发器为正脉冲有效。逻辑符号逻辑符号 钟控钟控RS触发器的约束条件是触发器的约束条件是 RS0QRDSDQS RC返回返回例例1、已知钟控已知钟控RS触发器（正脉冲有效）触发器（正脉冲有效）的输入信号的输入信号RD、 R、S波形如图，试画出波形如图，试画出Q的的波形。波形。CPQ12

7、34RSRD返回返回例例2、由钟控由钟控RS触发器组成的触发器组成的T触发器如触发器如图所示，可完成计数功能，试分析其逻辑功图所示，可完成计数功能，试分析其逻辑功能。能。解：解：RQQS RS n1nQQ 可见，可见，CP脉冲来一个，触发器翻转一次，脉冲来一个，触发器翻转一次，即即T触发器可记录触发器可记录CP脉冲个数。脉冲个数。 要求要求CP脉冲宽度要小于触发器翻转所需时脉冲宽度要小于触发器翻转所需时间，否则在一个间，否则在一个CP作用期间，触发器可能翻作用期间，触发器可能翻转多次，即转多次，即“空翻空翻”。QRDSDQSR C 钟控钟控RS触发器的触发器的CP对触发器对触发器 的控制是在一

8、个时间间隔内，而不是的控制是在一个时间间隔内，而不是 控制在某一时刻。控制在某一时刻。返回返回二二、主从型主从型J K 触发器触发器QQRDSDCPC主触发器主触发器JKSSRRC从触发器从触发器 主从型主从型J K 触发器由触发器由主触发器和从触发器主触发器和从触发器组成，主触发器和从组成，主触发器和从触发器时钟信号反相触发器时钟信号反相. 当当CP上升沿上升沿 到来到来时，主触发器发生翻时，主触发器发生翻转，当转，当CP下降沿下降沿 到来时，从触发器翻到来时，从触发器翻转，从而保证在一个转，从而保证在一个CP周期中，触发器的周期中，触发器的输出只改变一次。输出只改变一次。 显然，输出状态在

9、显然，输出状态在CP下降沿到达时改变。下降沿到达时改变。因此，这种触发器为下降沿触发。因此，这种触发器为下降沿触发。返回返回J K Qn+1 0 0 0 1 1 0 1 1 01Qn Qn QQRDSDC主触发器主触发器JKSSRRC从触发器从触发器0 100 110 101Qn Qn Qn nn1nQKQJQ 复位端复位端RD、置位端、置位端SD负脉负脉冲有效，不受冲有效，不受CP控制控制 。返回返回 主从型主从型JK 触发器将触发器的翻转控制在触发器将触发器的翻转控制在CP下降沿这一时刻。下降沿这一时刻。 主从型主从型JK 触发器无不定状态，组成计数触发器无不定状态，组成计数电路，可克服空

10、翻。电路，可克服空翻。 主从型主从型JK 触发器存在一次翻转的问题。触发器存在一次翻转的问题。即主触发器在即主触发器在CP1 期间只能翻转一次，要期间只能翻转一次，要求求J、K 状态在状态在CP1期间不能变化。期间不能变化。逻辑符号逻辑符号负脉冲负脉冲有效有效下降沿下降沿触发触发QRDSDQJKC返回返回例例3、已知已知JK触发器（下降沿触发）的输入触发器（下降沿触发）的输入信号信号J、K 波形如图，试画出波形如图，试画出Q的波形（的波形（Q初初始状态为始状态为0）。）。CPQ1234JK返回返回例例4、已知各触发器的初态均为已知各触发器的初态均为0，A、CP 波形如图，试画出波形如图，试画出

11、Q波形。波形。CPJQKACPAQKJ 返回返回三、三、D触发器触发器&1&4&3&2CPDQQDDDSDRD置置1阻塞线阻塞线置置0阻塞线阻塞线置置0维持线维持线置置1维持线维持线D&6&5DD Qn+1 0 1 01 D触发器仅在触发器仅在CP前沿到达前沿到达时翻转，是边沿触发器。时翻转，是边沿触发器。DQ1n 返回返回 D CPSDRDQQ逻辑符号逻辑符号 D 触发器无不触发器无不定状态；克服空翻、定状态；克服空翻、一次翻转现象。一次翻转现象。Q例例5：画出画出D触发器的输出波形（触发器的输出波形（Qn=0）。）。CPD123 D触发器的输

12、出状态仅取决于触发器的输出状态仅取决于CP上升上升 沿到达时刻输入的状态。沿到达时刻输入的状态。返回返回例例5、已知各触发器的初态均为已知各触发器的初态均为0，A、B 波形如图，试画出波形如图，试画出Q1、Q2波形。波形。DQ1CDQ2CABABQ1Q2Q1= D1 = Qn1Q2= D2 = Qn1返回返回 四、四、TT 触发器触发器 T触发器触发器 CPSDRDQQn1nQQ T 触发器触发器 CP TSDRDQQT Qn+1 0 Qn 1 nQ返回返回五、触发器逻辑功能的转换五、触发器逻辑功能的转换 JK D 触发器触发器 JK T 触发器触发器CPJQKDD J K Qn+1 0 0

13、1 0 1 1 0 1CPJQKTT J K Qn+1 0 0 0 Qn 1 1 1 Qn返回返回 D T触发器触发器DQCn1nQQ D JK 触发器触发器J K D Qn+1 0 0 0 1 1 0 1 1 01Qn Qn 01Qn Qn nn1nQKQJQD DQC&K J返回返回 74LS112 双双JK 触发器触发器 74LS373 具有三态门的具有三态门的8D 74LS174 6D 触发器触发器 74LS175 4D 触发器触发器 74LS74 双双D 触发器触发器常用触发器集成电路常用触发器集成电路（TTL）六、触发器应用六、触发器应用返回返回 74LS175外部引线图外

14、部引线图12374LS17545678910111213141516RDVCCGNDCPD4D2D1D3Q1Q4Q1Q3Q2Q2Q4Q34D 触发器触发器74LS175公共公共CP、RD端端返回返回四四 人人 抢抢 答答 电电 路路74LS175CP&3+5V+5VD1 S1S2S3S4L1CPRR&1&2L2L3L4D2 D3 D4 Q1Q2Q3Q4Q4 Q3Q1 Q2 返回返回例例6、已知各触发器的初态均为已知各触发器的初态均为0，A、B、C 波形如图，试画出波形如图，试画出Q波形。波形。JQCP1ABCK11CPABCCBK ACBCBBAJ B C K 0 0

15、1A B C J0 1 0 1 0 1 1 11 0 1 11 1 0 1 1 1 1 1JKQ返回返回第三节第三节 寄寄 存存 器器 数码寄存器数码寄存器 移位寄存器移位寄存器 集成寄存器集成寄存器返返 回回一、数码寄存器一、数码寄存器 寄存器是用于存放各种数码和指令的时寄存器是用于存放各种数码和指令的时序电路。由序电路。由N个触发器组成的寄存器，能存个触发器组成的寄存器，能存储储N位二进制代码。位二进制代码。 按功能分为数码寄存器和移位寄存器。按功能分为数码寄存器和移位寄存器。 数码寄存器寄存数码时是从存入端同数码寄存器寄存数码时是从存入端同时存入，取出时又同时从取出端取出，所时存入，取出

16、时又同时从取出端取出，所以又称为并行输入并行输出寄存器。以又称为并行输入并行输出寄存器。返回返回1011清零清零寄存寄存取出取出0000101101001011返回返回二、移位寄存器二、移位寄存器 移位寄存器按移位方向不同又分为左移、移位寄存器按移位方向不同又分为左移、右移和双向移位三种。右移和双向移位三种。110100111101返回返回 74LS194 四位双向移位寄存器四位双向移位寄存器 74LS164 八位串入并出移位八位串入并出移位 寄存器寄存器 74LS395四位移位寄存器四位移位寄存器常用寄存器集成电路常用寄存器集成电路返回返回三、集成寄存器三、集成寄存器返回返回011110 0

17、0 11 01 1直接清零直接清零(异步异步)保保 持持右移右移(从从QA向右移动向右移动)左移左移(从从QD向左移动向左移动)并行输入并行输入 CLR CPS1 S0功功 能能 74LS194功能表功能表UCCQAQBQCQDS1S0 CP161514131211109CT74LS19413456782ABCD R LCLRGND右移右移串行串行输入输入左移左移串行串行输入输入控控制制端端输输出出端端时钟时钟清零清零并行并行输入输入返回返回 用两片用两片74LS194接成接成8位双向移位寄存器位双向移位寄存器 R QA QB QC QD L 74LS194 CP A B C D CLRR Q

18、A QB QC QD L 74LS194 CP A B C D CLRS1 S0S1 S0并行输入并行输入并行输出并行输出右移右移串入串入左移左移串入串入第四节第四节 计数器计数器 异步二进制计数器异步二进制计数器 同步二进制计数器同步二进制计数器 十进制计数器十进制计数器返返 回回 计数器是统计输入脉冲个数的逻辑部件。计数器是统计输入脉冲个数的逻辑部件。除用于直接计数外，还可以用于定时、分频、除用于直接计数外，还可以用于定时、分频、产生节拍脉冲以及进行数字运算等等。产生节拍脉冲以及进行数字运算等等。按计数功能分类按计数功能分类加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器按数制

19、分类按数制分类二进制计数器二进制计数器二十进制计数器二十进制计数器按触发器翻转次序分类按触发器翻转次序分类同步式计数器同步式计数器异步式计数器异步式计数器返回返回一、异步二进制计数器一、异步二进制计数器 异步二进制加法计数器异步二进制加法计数器F1JQCPKQ0Q2F0JQKF2JQKQ10012345670计数顺序计数顺序等效十等效十进制数进制数Q2 Q1 Q0 0 00010 1 011111 0000011100 0 011J0K01J1K11J2K21CP1Q0CP2Q112345678 状状态态表表返回返回CP 时序图时序图12345678Q2Q0Q1 若若CP的频率为的频率为f0，

20、则，则Q0、Q1、 Q2的频的频率分别为率分别为f02， f04， f08。所以计数器。所以计数器有分频作用。有分频作用。返回返回 一个触发器可表示一位二进制数，一个触发器可表示一位二进制数，n个个触发器可表示触发器可表示n位二进制数，构成位二进制数，构成n位二进制位二进制计数器，也可称为计数器，也可称为2n进制计数器。可计进制计数器。可计（2n1）个脉冲，实现个脉冲，实现2n分频。分频。如：四触发器构成的计数器，称为如：四触发器构成的计数器，称为2n16进进制计数器。可计制计数器。可计15个脉冲，实现个脉冲，实现16分频。分频。 D触发器构成的异步二进制加法计数器触发器构成的异步二进制加法计

21、数器F1QCPDQ0Q2F0QDF2QDQ1返回返回 异步二进制减法计数器异步二进制减法计数器F1JQCPKQ0Q2F0JQKF2JQKQ1J0K01J1K11J2K21CP1Q0CP2Q10076543210计数顺序计数顺序等效十等效十进制数进制数Q2 Q1 Q0 101 1 1101 00 1010 00 00010 0 0112345678 后端触发器的后端触发器的CP引自前端的引自前端的Q,故前端触发器由故前端触发器由 01时，后端才时，后端才发生翻转。发生翻转。101 状态表状态表返回返回 时序图时序图CP12345678Q2Q0Q1思考题：思考题：若用若用D触发器组成异步二进制减法

22、触发器组成异步二进制减法计数器，应如何连接计数器，应如何连接返回返回二、同步二进制计数器二、同步二进制计数器F1JQCPKQ0Q2F0JQKF2JQKQ1J0K01J1K1Q0J2K2 Q0 Q1翻转条件：翻转条件：Q01，F1翻转翻转Q0 Q1 1，F2翻转翻转 触发器在满足翻转条件的情况下，触发器在满足翻转条件的情况下，CP脉脉冲到来时可同时翻转，其速度比异步式快。冲到来时可同时翻转，其速度比异步式快。返回返回三、十进制计数器三、十进制计数器F1JQCPKQ0Q2F0JQKF2JQKQ1Q3F3JQK 异步十进制计数器异步十进制计数器J0K01J2K21J1 Q3 K11J3 Q2 Q1

23、K31CP1 CP3 Q0CP2Q1返回返回00 0 0000 0 1 010 10 1 110 1 0000 01 100 0 0 01112345678 状态表状态表910010111 0 0 00 00CP Q3 Q2 Q1 Q0 J3=Q2Q1 J2=K2=1 J1=Q3 J0= K0=1 K3 = 1 K1=1 CP1 CP3 Q0CP2Q101111111111111111111111111111111111111111111111111111111111110000011001111111100返回返回CP 时序图时序图Q2Q0Q112345678910Q3返回返回 同步十进制计

24、数器同步十进制计数器F1JQCPKQ0Q2F0JQKF2JQKQ1Q3F3JQKJ0K01J2K2 Q0 Q1J1 Q0 Q3 K1Q0J3 Q2 Q1 Q0 K31返回返回例例1、在图示电路中，试列出状态表，并分析在图示电路中，试列出状态表，并分析其逻辑功能。（原状态其逻辑功能。（原状态000）F1JQ1CPKF0JQ0KF2JQ2KJ1 Q0图示电路为同步计数器图示电路为同步计数器K0Q1J0 Q1 Q2J2 Q0 Q1K1Q2K2Q10011 010010 0 0111234500CPQ2 Q1 Q0 J2 K2 J1 K1 J0 K0 0110000110000001001110011

25、1100010 06 状状态态表表010 100000电路为同电路为同步六进制步六进制计数器计数器返回返回例例2、在图示电路中，试列出状态表，在图示电路中，试列出状态表，画出画出Q0、Q1、Q2的波形，并分析其逻的波形，并分析其逻辑功能（原状态辑功能（原状态000）F1JQ1CPKF0JQ0KF2JQ2K图示电路为同步计数器图示电路为同步计数器K0Q2J0 1J1 Q2J2 Q1K2Q1K1Q0返回返回0111 110000 0 01112345 状状态态表表10CPQ2 Q1 Q0 01000111000100100011111101111101 0 时时序序图图CP12345Q0Q1Q2电

26、路为电路为同步五同步五进制计进制计数器数器J2 = Q1 J1 = Q2 J0=1 K2 =Q1 K1 =Q0 K0=Q2 返回返回例例3、在图示电路中，试列出状态表，并分析在图示电路中，试列出状态表，并分析其逻辑功能（原状态其逻辑功能（原状态000）F1JQCPKQ0Q2F0JQKF2JQKQ1J1K11J2Q0Q1 K21J0 Q2 K01CP0 CP2 CPCP1Q0图示电路为异步计数器图示电路为异步计数器CPQ2 Q1 Q0 J2 K2 J1 K1 J0 K0 状状态态表表0001 0100 0 0111234010111111111111111111110010111100 0005

27、0电路为异步五进制加法计数器电路为异步五进制加法计数器返回返回例例4、在图示电路中，在图示电路中，X为控制信号，取为控制信号，取0或或1，试列出状态表，并分析其逻辑功能，试列出状态表，并分析其逻辑功能（原状态（原状态000）F2JQCPKQ1F1JQKQ2=1XJ1K11J2K2X Q1CPQ2 Q1XCP Q2 Q1X0123400000001001110011111012341000011100X0电路电路为四进制加为四进制加法计数器；法计数器；X1电路电路为四进制减为四进制减法计数器；法计数器；返回返回第五节第五节 集成计数器集成计数器 T4293 T4290 74LS90返返 回回一、

28、一、T4293（二八十六进制计数器）（二八十六进制计数器）RDJQCP0KQ1Q2RDJQKRDJQKQ0RDJQKCP1&R01R02Q3R01 R02 Q3 Q2 Q1 Q0 1 1 0 0 0 0 0 计数计数 0 计数计数CP0、CP1为时钟输入端，为时钟输入端，R01、 R02为复位端，当为复位端，当R01 R0211时，计数时，计数器清零。器清零。GNDQ1123414131211+5V1098567T4293R01Q2R02Q0Q3CP0CP1八进制八进制二进制二进制十六进制十六进制返回返回例例1、用用T4293分别接成五、九进制计数器。分别接成五、九进制计数器。 当用当

29、用N进制计数器来完成进制计数器来完成M进制计数功能时进制计数功能时(NM)，将输出端信号反馈到复位端，强迫计，将输出端信号反馈到复位端，强迫计数器在顺序计数过程中越过数器在顺序计数过程中越过(NM)个状态。个状态。五进制五进制选用选用CP1为输入，为输入，Q3Q1为输出。为输出。000001010 011 000 100 101Q3接接R01，Q1接接R02Q3 Q2 Q1101，R01 R021，复位，复位 Q3 Q2 Q1 Q0 T4293 CP1 R02 R01 CP0九进制九进制 00001000计数至计数至1001，复位，复位 选用选用CP0为输入，为输入， Q3Q0为输出。为输出。

30、Q3接接R02，Q0接接R01、CP1， Q3 Q011，R01 R021，复位，复位 Q3 Q2 Q1 Q0 T4293 CP1 R02 R01 CP0返回返回二、二、T4290（二五十进制计数器）（二五十进制计数器）GNDQ1123414131211+5V1098567T4290R01Q2R02Q0Q3CP0CP1S91S92 CP0、CP1为时钟输为时钟输入端，入端，R01、 R02为复位为复位端，端，S91、S92为置为置9端。端。 当当R01R0211时，计数时，计数器清零；当器清零；当S91S92 11时，计数器置时，计数器置9。脉冲由脉冲由CP0输入，输入，Q0输出，为二进制；输

31、出，为二进制；脉冲由脉冲由CP1输入，输入，Q3 Q1输出，为五输出，为五进制；进制；脉冲由脉冲由CP0输入，输入，Q3 Q0输出，输出， CP1与与Q0相接，为十进相接，为十进制。制。返回返回三、三、74LS90（二五十进制计数器）（二五十进制计数器）GNDQ1123414131211+UCC109856774LS90R01Q2R02Q0Q3R91R92CPACPB CPA、CPB为时钟输为时钟输入端，入端，R01、 R02为复位为复位端，端，R91、R92为置为置9端。端。 当当R01R0211时，计数时，计数器清零；当器清零；当S91S92 11时，计数器置时，计数器置9。脉冲由脉冲由C

32、PA输入，输入，Q0输出，为二进制；输出，为二进制；脉冲由脉冲由CPB输入，输入，Q3 Q1输出，为五输出，为五进制；进制；脉冲由脉冲由CPA输入，输入，Q3 Q0输出，输出， CPB与与Q0相接，为十进相接，为十进制。制。返回返回常用计数器集成电路常用计数器集成电路（TTL） 74LS160同步十进制计数器同步十进制计数器 74LS161同步二进制计数器同步二进制计数器 74LS190同步可逆十进制计数器同步可逆十进制计数器 74LS293异步四位二进制计数器异步四位二进制计数器 74LS390 双十进制计数器双十进制计数器返回返回 Q3 Q2 Q1 Q0 74LS90 CPB R02 R0

33、1 S92 S91 CPA Q3 Q2 Q1 Q0 74LS90 CPB R02 R01 S92 S91 CPA例例2、用用74LS90设计一个设计一个40进制计进制计数器。数器。40410CP十进制十进制四进制四进制返回返回例例3、用用74LS90设计一个设计一个48进制计进制计数器。数器。 Q3 Q2 Q1 Q0 74LS90 CPB R02 R01 S92 S91 CPA Q3 Q2 Q1 Q0 74LS90 CPB R02 R01 S92 S91 CPA个位个位8，十位，十位4CP个位个位十位十位返回返回74LS138A1A2A35V15 14 13 12 11 10 9 774LS2

34、93 1 2 3 4 5 6 4 5 8Q1Q2Q311CP1 应用实例应用实例 彩灯循环电路彩灯循环电路返回返回 一、一、 存储器的概念存储器的概念返返 回回第六节第六节 存储器与可编程逻存储器与可编程逻辑器件辑器件返回返回 存储器（存储器（Memory）：数字系统中）：数字系统中用于存储大量信息的大规模集成电路，用于存储大量信息的大规模集成电路，是现代计算机的重要组成部分之一。是现代计算机的重要组成部分之一。 典型的存储器是由数以千万计的有典型的存储器是由数以千万计的有记忆功能的存储单元构成，每一个存记忆功能的存储单元构成，每一个存储单元都有惟一的地址代码加以区分，储单元都有惟一的地址代码

35、加以区分，并能存储一位（或一组）二进制信息。并能存储一位（或一组）二进制信息。 返回返回半导体存储器分类：半导体存储器分类：按按功功能能只读存储器只读存储器（ROM）随机存取存储随机存取存储器（器（RAM）按按元元件件双极型存储器双极型存储器:速度快，功耗大。速度快，功耗大。MOS型存储器：速度较慢，功耗型存储器：速度较慢，功耗小，小， 集成度高。集成度高。固定固定ROM可编程可编程PROM可擦除可编程可擦除可编程EPROM电可擦除可编程电可擦除可编程E2PROM 只读存储器的结构只读存储器的结构 ROM的应用的应用返返 回回二、二、 只读存储器（只读存储器（ROM）返回返回 ROM由存储矩阵

36、、地址译码器和由存储矩阵、地址译码器和读出电路三部分组成。读出电路三部分组成。读出电路读出电路存储矩阵存储矩阵地地址址译译码码器器NM.W0W1WN-1DM-1D0D1.数据输出数据输出.地地址址输输入入AN-1A1A0.字线（选择线）字线（选择线）位线位线（数据线）（数据线）一、只读存储器的结构一、只读存储器的结构返回返回1. 存储矩阵存储矩阵 存储矩阵是存储器的主体，由若存储矩阵是存储器的主体，由若干存储单元组成，每单元存放干存储单元组成，每单元存放1位二位二进制数。进制数。存储容量存储容量NM 一条指令或一个数据用一条指令或一个数据用M位二进位二进制数表示，称为一个字，制数表示，称为一个

37、字，M为字长。为字长。 W0WN1为地址选择线（字线）。为地址选择线（字线）。 D0DM1为数据线（位线）。为数据线（位线）。返回返回W0W1W2W3D0D1D2D31 11011 100 1001 11 0D0D1D2D3 由二极管或三极管制成的存储单元由二极管或三极管制成的存储单元在制造在制造ROM时便已将已知的数据或指时便已将已知的数据或指令存放其中，使用时只能读取，而不能令存放其中，使用时只能读取，而不能修改。修改。存储矩阵是一个存储矩阵是一个“或或”逻辑阵列逻辑阵列001D = W +W113D =W +W20234D =W +W +W +W303D =W +W返回返回1 11 1A

38、0A1地址输入地址输入W0W1W2W3A0A1+UCCA0A12. 地址译码器地址译码器地址译码器是一个地址译码器是一个“与与”逻辑阵列逻辑阵列010W =A A110W =A A210W =A A310W =A AA1 A0W3 W2 W1 W00 00 11 01 10 0 0 1 0 0 1 00 1 0 01 0 0 0返回返回 地址译码器有地址译码器有n条地址线（条地址线（A0Anl），可译出），可译出N条字线，条字线， N=2n。它们作。它们作为译码器的输入变量，可组成为译码器的输入变量，可组成N=2n个个最小项，所以地址译码器也称最小项最小项，所以地址译码器也称最小项译码器。但同

39、一时间只能有一条字线译码器。但同一时间只能有一条字线（即一个地址）有效。（即一个地址）有效。3. 读出电路读出电路 读出电路通常是由三态读出电路通常是由三态“非非”门组门组成的数据总线，它一方面可增强成的数据总线，它一方面可增强ROM的带负载能力，另一方面当的带负载能力，另一方面当ROM不输不输出数据时，总线上可传输其它部件中的出数据时，总线上可传输其它部件中的数据。数据。返回返回1 11 1A0A1读出电路读出电路地址译码器地址译码器存储矩阵存储矩阵地址输入地址输入W0W1W2W3D0D1D2D3A0A1+UCCA0A1000 0 0 1 导通导通 1 1 0 1导通导通ROM的工作过的工作

40、过程程返回返回二、二、ROM的应用的应用排队组合电路排队组合电路电路的功能：输入电路的功能：输入信号信号A、B、C通过通过排队电路后分别由排队电路后分别由YA、YB、YC输出。输出。但在同一时刻只能但在同一时刻只能有一个信号通过，有一个信号通过，如同时有两个或两如同时有两个或两个以上的信号输入个以上的信号输入时，则按时，则按A、B、C的优先顺序通过。的优先顺序通过。列出排队电路的真值表列出排队电路的真值表A B CYA YB YC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 01 0 01 0 01 0 01 0 0可得最

41、小项逻辑函数可得最小项逻辑函数ABCYA B CA B C A B CA B CYA B C A B CYA B C 返回返回m0m1m2m3m4m5m6m7ABC地地址址译译码码器器YAYBYCROM阵列图阵列图 设三个输入信号作为地址译码器设三个输入信号作为地址译码器的输入端，的输入端，设设4条位线分别为条位线分别为D3YA，D2YB，D1YC，D00，得到，得到ROM阵列图阵列图 。 随机存取存储器的结构随机存取存储器的结构 RAM集成芯片集成芯片 RAM的应用的应用返返 回回三、三、 随机存取存储器（随机存取存储器（RAM）返回返回一、随机存取存储器的结构一、随机存取存储器的结构 RA

42、M的形式与的形式与ROM相似，只是多相似，只是多了读写控制部分，且输出端是双向数了读写控制部分，且输出端是双向数据总线。据总线。 地址线地址线An-1A0A1地地址址译译码码器器数据线数据线读写读写/控制电路控制电路读读/写控制写控制(R/W)输入输入/输出输出 I/O.片选片选(CS) 双双向三向三态缓态缓冲器冲器.存储存储矩阵矩阵1. 存储矩阵存储矩阵 结构形式与结构形式与ROM相似，但存储的相似，但存储的信息是由外部输入的，不是制造时固信息是由外部输入的，不是制造时固有的。有的。 由于所用存储单元的电路不同，由于所用存储单元的电路不同，RAM可分静态可分静态RAM和动态和动态RAM：静态

43、静态RAM 存入信息后只要不断电，存入信息后只要不断电，信息一直保存。静态信息一直保存。静态RAM集成度低，集成度低，使用方便，用于小容量器件。使用方便，用于小容量器件。动态动态RAM 采用电容存储信息，由采用电容存储信息，由于漏电，信息易丢失，所以必须辅以于漏电，信息易丢失，所以必须辅以动态刷新电路来恢复信息。动态动态刷新电路来恢复信息。动态RAM集成度高，功率小，使用复杂，用于集成度高，功率小，使用复杂，用于大容量器件。大容量器件。返回返回2. 地址译码器地址译码器与与ROM一样，也是一样，也是N选一译码器。选一译码器。 3. 读读/写控制电路写控制电路当当R/W1时，执行读操作，存储器时

44、，执行读操作，存储器通过双向数据总线向外部输出（通过双向数据总线向外部输出（O）数据；数据；当当R/W0时，执行写操作，外部数时，执行写操作，外部数据通过同一条总线存入（据通过同一条总线存入（I）RAM。4. 片选控制片选控制当当CS1时，时，RAM执行操作，执行操作，当当CS0时，各片时，各片I/O线呈高阻状态，线呈高阻状态，此时此时RAM被禁止读被禁止读/写操作。写操作。返回返回返回返回二、二、RAM集成芯片集成芯片9GND8A17A26A35A44A53A62A71A10A9A8UCC121011141315161724 6116WEA0D1D2D0D4D5D6D719182021222

45、3D3OECE容量：容量：2K 8211字字 8位位A0A10地址线地址线D0D7数据线数据线片选片选信号信号低电低电平有平有效效读读/写写控制控制端端0 写写1 读读输出输出使能使能控制控制低电低电平有平有效效返回返回操作方式操作方式条条 件件功功 能能写入数据写入数据001将将D0D7数据线数据线内容写入内容写入A0A10选中的单元选中的单元读出数据读出数据010将将A0A10选中的选中的单元内容输出到单元内容输出到D0D7数据线数据线低功耗维持低功耗维持1数据线数据线D0D7呈呈高阻态高阻态6116的工作情况有三种的工作情况有三种WE OECE返回返回三、三、RAM的应用的应用 位数扩展位数扩展 用用1K1位的位的RAM芯片组成存储容芯片组成存储容量为量为4K8位的位的RAM电路。电路。 用用8片片1K1位的位的RAM进行位扩展，进行位扩展，组成组成1K8位的位的RAM，也称为一页面。，也称为一页面。 容量为容量为1K1位的位的RAM，可存储，可存储1024个字，每个字仅有个字，每个字仅有1位。若要组成容量为位。若要组成容量为4K8位的位的RAM，即能存储，即能存储4096个字，个字，每个字的字长为每个字的字长为8位，则须进行位扩展及位，则须进行位扩展及字扩展。字扩展。返回返回1K1RAM1I/O1K1RAM2