第02讲可编程逻辑器件

1、EDA的工程设计流程的工程设计流程文本编辑器、图形编辑器文本编辑器、图形编辑器 VHDL综合器综合器（逻辑综合、优化）（逻辑综合、优化） FPGA/CPLD布线布线/适配器适配器(自动优化、布局、布线、适配自动优化、布局、布线、适配)VHDL仿真器仿真器（行为仿真、（行为仿真、 功能仿真、功能仿真、 时序仿真）时序仿真）编程器编程器/下载电缆下载电缆（编程、下载）（编程、下载） 测试电路测试电路（硬件测试）（硬件测试） 网表文件网表文件(EDIF、XNL、VHDL)门级仿真器门级仿真器(功能仿真、功能仿真、 时序仿真时序仿真)各种编程文件各种编程文件数字系统设计模型数字系统设计模型数据处理子系

2、统数据处理子系统控制子系统控制子系统数据输入数据输入数据输出数据输出控制与条件信号控制与条件信号时钟时钟外部控制系统外部控制系统数据处理子系统：数据采集、存储、运算、传输。数据处理子系统：数据采集、存储、运算、传输。控制子系统：数字系统完成算法的核心。控制子系统：数字系统完成算法的核心。数字系统的设计方法数字系统的设计方法 自顶向下（自顶向下（Top-down） 自底向上（自底向上（Bottom-up）顶层规范描述、系统级行顶层规范描述、系统级行为设计与仿真为设计与仿真功能模块化分、模块级行功能模块化分、模块级行为描述与仿真为描述与仿真由由EDA工具完成综合、优工具完成综合、优化及工艺的映射、

3、实现化及工艺的映射、实现由基本门组成各个组合与由基本门组成各个组合与时序逻辑单元时序逻辑单元由逻辑单元组成各个独立由逻辑单元组成各个独立的功能模块的功能模块由各个功能模块连成一个由各个功能模块连成一个完整系统完整系统进行整个系统的测试与性能分析进行整个系统的测试与性能分析本课程学习目的本课程学习目的 了解一类可编程器件 掌握一门HDL语言 熟悉一种设计工具硬件编程，硬件编程，由厂家设定，由厂家设定，无法体现用无法体现用户的意志户的意志编错了可复编错了可复原原(紫外线紫外线照射照射), 但需但需要紫外线管要紫外线管可由用户编可由用户编程，程，采用熔采用熔丝工艺丝工艺, ,只只能编一次，能编一次，

4、错了无法更错了无法更改改又称现场可编程门阵列，又称现场可编程门阵列，最大特点：不需要开发最大特点：不需要开发器，目前最时尚，也称器，目前最时尚，也称之为之为在系统可编程在系统可编程(ISP)PROM 器件器件PLA 器件器件GAL器件器件FPGA器件器件EPLD 器件器件CPLD器件器件内嵌复杂内嵌复杂功能模块功能模块的的SoPCEL-SOPC4000底板资源平面图底板资源平面图 与与阵阵列列 B A L1 L0 可可编编程程 或或阵阵列列 固固定定 与阵列、或阵列与阵列、或阵列均可编程均可编程(PLA)与阵列固定，或阵与阵列固定，或阵列可编程列可编程(PROM)与阵列可编程，或与阵列可编程，

5、或阵列固定阵列固定(PAL等等) 与阵列与阵列 B A L1 L0 可编程可编程 或阵列或阵列 可编程可编程 与与阵阵列列 B A L1 L0 或或阵阵列列 可可编编程程 固固定定 与门与门阵列阵列或门或门阵列阵列乘积项乘积项和项和项PLD主体主体输入输入电路电路输入信号输入信号互补互补输入输入输出输出电路电路输出函数输出函数反馈输入信号反馈输入信号 可由或阵列直接输出，构成组合输出；可由或阵列直接输出，构成组合输出； 通过寄存器输出，构成时序方式输出通过寄存器输出，构成时序方式输出。PLD的基本结构的基本结构GAL的编程与开发的编程与开发 HDL 描描述电路功述电路功能能 验证、仿真验证、仿

6、真 排错、优化排错、优化 编译编译 熔丝图熔丝图 文件文件 编程器编程器 GAL 器件器件 输入输入 状态表状态表 状态图状态图 逻辑方程逻辑方程 原始原始 设计要求设计要求 软件工具软件工具硬件工具硬件工具类型类型 阵阵 列列 输输 出出 方方 式式 与与 或或 PROM PLA PAL GAL 固定固定 可编程可编程 可编程可编程 可编程可编程 可编程可编程 可编程可编程 固定固定 固定固定 固定固定固定固定固定固定可编程可编程四种四种PLD的结构特点的结构特点 每个阵列逻每个阵列逻辑块：辑块：16个个逻辑宏单元逻辑宏单元乘积扩展项乘积扩展项并联逻辑并联逻辑扩展项扩展项可配置逻辑块可配置逻

7、辑块可编程输入可编程输入/ /输出模块输出模块可编程互可编程互连资源连资源FPGA的基本结构的基本结构 CLB是是FPGA内的基本逻辑单元。内的基本逻辑单元。CLB的的实际数量和特性会依器件的不同而不同，实际数量和特性会依器件的不同而不同，但是每个但是每个CLB都包含一个可配置开关矩阵，都包含一个可配置开关矩阵，此矩阵由此矩阵由4或或6个输入、一些个输入、一些 选型电路选型电路(多多路复用器等路复用器等)和触发器组成。开关矩阵是和触发器组成。开关矩阵是高度灵活的，可以对其进行配置以便处理高度灵活的，可以对其进行配置以便处理组合逻辑、移位寄存器或组合逻辑、移位寄存器或RAM。 KONXIN面向面

8、向FPGA/CPLD的的EDA开发开发流程流程CPLD和和FPGA的比较的比较ENTITY incoder ISPORT ( G, a,b : IN STD_LOGIC ; Y : OUT std_logic_vector(3 downto 0);END incoder; -实体定义实体定义ARCHITECTURE bhv1 OF incoder IS-结构体定义结构体定义 signal inab: std_logic_vector(1 downto 0); BEGIN inab=b & a; PROCESS (inab,G) BEGIN IF G Y Y Y Y NULL; END CASE; ELSE Y=“11