电子技术基础-第14章_可编程逻辑器件

1、第第14章章可编程逻辑器件可编程逻辑器件成都理工大学工程技术学院成都理工大学工程技术学院自动化工程系自动化工程系 雷永锋雷永锋2013第第14章章 可编程逻辑器件可编程逻辑器件 14.1 概概 述述 14.2 PAL和和GAL 14.3 CPLD和和FPGA 14.4 ISP技术与技术与ISP器件器件 本章要介绍的可编程逻辑器件属于用户更改其逻辑功能本章要介绍的可编程逻辑器件属于用户更改其逻辑功能的现场片它使用起来十分灵活方便的现场片它使用起来十分灵活方便 14.1 概述概述14.1.1 PLD的发展历程的发展历程可编程逻辑器件可编程逻辑器件PLD （Programmable Logic De

2、vice）是）是20世纪世纪70年代发展起来的一种新型逻年代发展起来的一种新型逻辑器件辑器件 PLD广泛用于自动控制、智能仪表、数字电子等领域广泛用于自动控制、智能仪表、数字电子等领域 可编程逻辑器件在历史上经历了：可编程逻辑器件在历史上经历了： 熔丝编程的熔丝编程的PROM (Programmable Read Only Memory )、PLA(Programmable Logic Array)、PAL(Programmable Array Logic)、80年代初的可重复编程的年代初的可重复编程的GAL(Generic Array Logic)、到到80年代中后期采用大规模集成电路技术的

3、年代中后期采用大规模集成电路技术的EPLD、CPLD和和FPGA 14.1.2 PLD的分类的分类1按集成度分类按集成度分类图图141 按集成度分类按集成度分类2PLD的内部结构分类的内部结构分类它可分为两大类：乘积项机构器件和查表结构器件它可分为两大类：乘积项机构器件和查表结构器件 3按编程工艺分类按编程工艺分类(1) 熔丝结构型器件，编程后无法修改，如：熔丝结构型器件，编程后无法修改，如：早期的早期的PROM就属于这类结构就属于这类结构 图图14-2 熔丝编程熔丝编程PROM示意图示意图 用MOS工艺制造的PROM 图图14-3 PN结击穿法编程的结击穿法编程的PROM （2）EPROM型

4、型 EPROM（Erasable Programmable ROM）是紫外线）是紫外线擦除电可编程的逻辑器件，它用较高的编程电压进行擦除电可编程的逻辑器件，它用较高的编程电压进行编程，当需要再次编程时，用紫外线照射进行擦除编程，当需要再次编程时，用紫外线照射进行擦除 图图14-4 EPROM紫外线擦除电可编程的逻辑器件紫外线擦除电可编程的逻辑器件浮栅雪崩注入型浮栅雪崩注入型MOS管为存储单元的管为存储单元的EPROM： （3）EEPROM型型 EEPROM(Electrically Erasable Programmable ROM)也可写成也可写成2E PROM,是电可擦写可编程逻辑器件，是

5、电可擦写可编程逻辑器件，它对它对EPROM工艺进行改造进，不需要紫外线擦除，工艺进行改造进，不需要紫外线擦除，而直接用电擦除而直接用电擦除 2E PROM的存储元是一个具有两个栅极的的存储元是一个具有两个栅极的NMOS管，如图管，如图145（a）、（）、（b）所示：）所示：图图14-5 （4）RAM型型 这是基于这是基于SRAM查找表结构的器件，大部分的查找表结构的器件，大部分的FPGA器件都采用此种编程工艺器件都采用此种编程工艺 特点：特点：在编程速度、编程要求上优于前三种，在编程速度、编程要求上优于前三种，不过不过SRAM型器件的编程信息存放在型器件的编程信息存放在RAM种，种，断电后会丢

6、失，再次上电后需要再次编程断电后会丢失，再次上电后需要再次编程 14.1.3 PLD的基本结构的基本结构 简单简单PLD结构如结构如图图146所示，其主体正是由门构成的所示，其主体正是由门构成的与（线与）阵列和或阵列，逻辑函数由它们实现。与（线与）阵列和或阵列，逻辑函数由它们实现。 图图146 基本基本PLD器件的原理结构图器件的原理结构图 与阵列的每个输入端都与阵列的每个输入端都有输入缓存电路，如有输入缓存电路，如图图147所示产生原变量所示产生原变量和反变量两个互补信号和反变量两个互补信号 图图147 PLD输入缓冲电路输入缓冲电路 14.2 PAL和和GALPLD内部基本结构中逻辑符号的

7、画法和约定内部基本结构中逻辑符号的画法和约定 图图14-8 交叉点交叉点的连接的连接方式方式 图图14-9 PLD与门、与门、或门的画或门的画法法 编程与门的表示也可以采用如编程与门的表示也可以采用如图图1410所示的方法所示的方法 图图1410编程与门的表示编程与门的表示 14.2.1 PLA的应用与原理的应用与原理1.PLA的结构的结构 PAL（Programmable Array Logic）的品种很多，）的品种很多，PAL16L8和和PAL16R8是典型的两种是典型的两种 图图14-11 PAL16L8逻辑图逻辑图PAL16L8属于组合型属于组合型PAL，其每个输出相应与，其每个输出相

8、应与图图1412所示的结构所示的结构 图图14-12 异步异步I/O（组合）输出结构（组合）输出结构图图1413所示是另一类所示是另一类PAL的输出结构，或门后面是一的输出结构，或门后面是一个上升沿的个上升沿的D触发器，触发器的反相输出端通过缓冲电路触发器，触发器的反相输出端通过缓冲电路反馈到与阵列反馈到与阵列 ：图图14-13 寄存器输出结构寄存器输出结构PAL16R8就是就是8个图个图1413结构构成的结构构成的PAL 除了以上输出结构外，还有异步输除了以上输出结构外，还有异步输出出PAL，算术选通反馈，算术选通反馈PAL等等 2.PAL的应用的应用 例例141 用用PAL器件实现一个一位

9、全加器和一位全减器。器件实现一个一位全加器和一位全减器。解解 全加器的输入变量有三个：全加器的输入变量有三个：被加数被加数An加数加数Bn低位的进位低位的进位 Cn-1;输出变量有两个：全加和数输出变量有两个：全加和数Sn向向高位的进位为高位的进位为Cn全减器的输出变全减器的输出变量有三个：被减数量有三个：被减数 Dn、减数、减数 En低位的借位数低位的借位数 Fn-1输出变量有两输出变量有两个：差数个：差数 Gn、向高位的借位、向高位的借位 Fn:全加器与全减器的真值表如全加器与全减器的真值表如表表141所示所示: nAnB1nCnSnCnDnE1nFnGnF0000000000001100

10、0111010100101101101011011001010010101011010011001110001111111111表表141 全加器与全减器的真值表全加器与全减器的真值表图图14-14 PAL16R8逻辑逻辑图图 逻辑功能的描述 （1）根据真值表写出各输出量的逻辑表达式根据真值表写出各输出量的逻辑表达式并化简，得到最简与或表达式位：并化简，得到最简与或表达式位： 1111nnnnnnnnnnnnnCBACBACBACBASnnnnnbnBACACBC11111nnnnnnnnnnFEDFEDFEDG11nnnnnnnFEEDFDF（2）输入端共有）输入端共有6个，输出端个，输出端

11、4个，高电个，高电平有效，属组合逻辑电路，每个输出有平有效，属组合逻辑电路，每个输出有34个乘积项。个乘积项。 选合适的PAL芯片 图图14-15 用用PAL14H4实实现的全加器现的全加器/全减器逻辑全减器逻辑图图3.PAL器件的特点及缺陷器件的特点及缺陷与与SSI(Small Scale Integrated Circuit)、MSI(Medium Scale Integrated Circuit)标准产品标准产品相比，相比，PAL器件在以下几个方面显示出器件在以下几个方面显示出优越性优越性：(1).提高了功能密度，节省了空间，提高了速度。提高了功能密度，节省了空间，提高了速度。(2).使

12、用方便，提高了设计的灵活性。使用方便，提高了设计的灵活性。 (3)通过对加密位编程，可实现加密功能，防止非通过对加密位编程，可实现加密功能，防止非 法复制。法复制。(4) 时序型时序型PAL器件在接通电源时可自动将各器件在接通电源时可自动将各 触发器置触发器置0，保证电路从起始状态使用，即，保证电路从起始状态使用，即 具有上电复位功能。具有上电复位功能。其集成密度低，仍有一定的其集成密度低，仍有一定的局限性局限性，主要表现在，主要表现在: (1) PAL器件一般采用熔丝工艺，只能一次编器件一般采用熔丝工艺，只能一次编 程，不能改写，使用者有一定风险。程，不能改写，使用者有一定风险。 (2) P

13、AL器件的输出结构固定，不能重新组态，编程器件的输出结构固定，不能重新组态，编程 灵活性较差。为满足不同应用需要，就得选不同灵活性较差。为满足不同应用需要，就得选不同 型号的型号的PAL器件。器件。14.2.2 GAL的原理与应用的原理与应用GAL（Generic Array Logic）即通用阵列逻辑器）即通用阵列逻辑器件，它与件，它与PAL的区别在于的区别在于GAL的输出电路可以组态的输出电路可以组态 图图1416是是GAL16V8的逻辑图见的逻辑图见P299 与与PAL型号的定义规则一样，型号的定义规则一样，GAL16V8中的中的16代表代表与阵列的输出变量数，与阵列的输出变量数，8表示

14、输出端数，表示输出端数，V是输出方是输出方式可以改变的意思式可以改变的意思 在结构上，普通型在结构上，普通型GAL与与PAL结构相似结构相似 ，不同的是，不同的是，GAL在或阵列的输出端加上一个可编程的输出逻辑在或阵列的输出端加上一个可编程的输出逻辑宏单元宏单元OLMC (Output Logic Macro Cell)来取代来取代PAL器件的各种输出反馈结构，器件的各种输出反馈结构，GAL的许多优点正是源于的许多优点正是源于OLMC。1.OLMC的结构原理的结构原理 OLMC的结构如的结构如图图1417所示，它主要有所示，它主要有8个输入或个输入或门、一个异或门、门、一个异或门、4个多路选择

15、器和一个个多路选择器和一个D触发器构成触发器构成 图图14-17 例如，要求实现：例如，要求实现： IHGFEDCBAO式中有式中有9个乘积项，而或门只有个乘积项，而或门只有8个输入端，如果个输入端，如果采用摩根定理，则采用摩根定理，则IHGFEDCBAO输出只有一个乘积项，只需要通过编程使其输出极性输出只有一个乘积项，只需要通过编程使其输出极性取反即可取反即可 OLMC中的中的D触发器可对或门输出起记忆作用，使触发器可对或门输出起记忆作用，使GAL器件可用于时序逻辑电路。器件可用于时序逻辑电路。每个每个OLMC中有中有4个多路选择开关，各多路选择开关功能个多路选择开关，各多路选择开关功能 :

16、1）二选一的多路极性开关二选一的多路极性开关PTMUX用于控制第一乘积用于控制第一乘积 项，由控制字中的项，由控制字中的 经与非门控制其状态，从经与非门控制其状态，从而决定或门的第一个输入是来自与阵列的第一乘积项还而决定或门的第一个输入是来自与阵列的第一乘积项还是地是地 ;0AC)(1 nAC2）二选一的输出数据选择器二选一的输出数据选择器OMUX用于选择组合输用于选择组合输出方式，还是寄存器输出方式，它也受控制字中的出方式，还是寄存器输出方式，它也受控制字中的 0AC)(1 nAC控制控制; 3）三态数据选择器三态数据选择器TSMUX是四选一的，它用于选择是四选一的，它用于选择输出三态缓冲器

17、的选通信号。在控制字的控制下，从输出三态缓冲器的选通信号。在控制字的控制下，从4路信号中选出一路信号控制三态缓冲器。控制方式路信号中选出一路信号控制三态缓冲器。控制方式如如表表142所示。所示。 0AC)(1 nAC表表142 三态数据选择器控制字三态数据选择器控制字TSMUX00Vcc开三态开三态门门01高阻输出高阻输出10允许输出允许输出11第一乘积项第一乘积项4）反馈数据选择器反馈数据选择器FMUX用于决定反馈信号的来源，用于决定反馈信号的来源，其输入分别为地、相邻单元引脚输出、其输入分别为地、相邻单元引脚输出、D触发器反相触发器反相端输出和本级对应引脚输出。端输出和本级对应引脚输出。

18、0AC)(1 nAC)(1 mACQ表表143 FMUX的控制字的控制字FMUX00001相邻相邻OLMC输输入入11反馈或输反馈或输入入10 GAL器件的结构控制字共有器件的结构控制字共有82位，如位，如图图1418所示，它们不受任何外部引脚的控制，而在所示，它们不受任何外部引脚的控制，而在GAL编编程写入过程中由软件翻译用户源程序后自动设置的程写入过程中由软件翻译用户源程序后自动设置的 图图14-18 GAL16V8的结构控制字的结构控制字 同步同步SYN0时，器件具有寄存器型输出能力：时，器件具有寄存器型输出能力：SYN1时器件具有纯粹组合型的输出能力。时器件具有纯粹组合型的输出能力。

19、OLMC的输出配置控制如的输出配置控制如表表144所示见所示见P301如表如表144所示。主要有：所示。主要有：专用输出模式；专用组合输出模式；专用输出模式；专用组合输出模式；选通组合输出模式；时序电路中的组合输出模式；选通组合输出模式；时序电路中的组合输出模式；时序输出模式。时序输出模式。2.GAL器件的应用器件的应用 ABEL、CUPL是是PLD通用设计软件，也是功能最强通用设计软件，也是功能最强的软件，不但能产生熔丝图，而且还能开发逻辑方程的软件，不但能产生熔丝图，而且还能开发逻辑方程式，在多数情况下，只按真值表或状态图提供的程序式，在多数情况下，只按真值表或状态图提供的程序就能自动产生

20、逻辑方程式，并自动产生编程文件，如就能自动产生逻辑方程式，并自动产生编程文件，如与阵列的编程码、结构控制字、电子标签等与阵列的编程码、结构控制字、电子标签等 图图14-19 典型典型ES字段定义字段定义(1) 电子标签（电子标签（ES） GAL为用户提供的电子标签（为用户提供的电子标签（ES） （2）GAL器件的加密单元器件的加密单元 GAL具有加密单元具有加密单元 （3）GAL器件的开发工具和应用器件的开发工具和应用 要使用要使用GAL器器件，就要先进行设计件，就要先进行设计 图图14-20 典型典型GAL设计流程设计流程 3.GAL器件的器件的特点特点及及局限性局限性 1）通用性，即灵活性

21、高通用性，即灵活性高 2）100可编程可编程 3）100可测试可测试 1）属于低密度器件属于低密度器件 2）加密功能不够理想加密功能不够理想 3）各宏单元的同步预置各宏单元的同步预置端也连在一起，大大限制端也连在一起，大大限制了了GAL的使用的使用 14.3 CPLD和和FPGA目前在数字系统设计领域中使用较为广泛的可编程逻目前在数字系统设计领域中使用较为广泛的可编程逻辑控制器以大规模、超大规模集成电路工艺制造的辑控制器以大规模、超大规模集成电路工艺制造的CPLD(Complex Programmable Logic Devices)、FPGA(Field Programmable Gate

22、Array)为主。为主。14.3.1 CPLD的结构和工作原理的结构和工作原理 CPLD（Complex Programmable Logic Devices）即复杂可编程逻辑器件即复杂可编程逻辑器件 在流行的在流行的CPLD中中Altera的的MAX7000S系列器件具有系列器件具有一定典型性，它由一定典型性，它由5部分构成，即逻辑阵列块、宏单部分构成，即逻辑阵列块、宏单元、扩展乘积项（共享和并联）、可编程连线阵列和元、扩展乘积项（共享和并联）、可编程连线阵列和I/O控制块，如控制块，如图图1421所示。所示。图图14-21 MAX7128结构图结构图 1.宏单元宏单元括括32256个宏单元

23、不等个宏单元不等 每个宏单元由三个功能块每个宏单元由三个功能块组成：逻辑阵列、乘积项组成：逻辑阵列、乘积项选择矩阵和可编程寄存器选择矩阵和可编程寄存器 2.逻辑阵列块（逻辑阵列块（LAB） 每每16个宏单元组成一个逻个宏单元组成一个逻辑阵列块辑阵列块LAB(Logic Array Block) 3.扩展乘积项扩展乘积项共享扩展项由每个宏单元提共享扩展项由每个宏单元提供一个单独的乘积项供一个单独的乘积项 不同的不同的LAB通过在通过在可编程连线阵列（可编程连线阵列（PIA）上布线，上布线，以互相连接构成所需的逻辑以互相连接构成所需的逻辑 4. 编程连线阵列编程连线阵列5. I/O控制块控制块 I

24、/O控制块允许每个控制块允许每个I/O引脚单独被配置为输入、输出和引脚单独被配置为输入、输出和双向工作方式。所有双向工作方式。所有I/O引脚都有一个三态缓冲器引脚都有一个三态缓冲器 14.3.2 FPGA结构与工作原理结构与工作原理 现场可编程门阵列现场可编程门阵列FPGA（Field Programmable Gate Array）,是大规模可编程逻辑控制除是大规模可编程逻辑控制除CPLD外的外的另一大类另一大类PLD 查找表查找表一个一个N输入的查找表，需要输入的查找表，需要SRAM存储存储N个输入构成的个输入构成的真值表，需要真值表，需要 个位的个位的SRAM单元单元(图图1422是是4

25、输入输入LUT，其内部结构如图，其内部结构如图1423所示所示 )N2Xilinx的的XC4000系列、系列、Spartan系列，系列，Altera的的FLEX10K系列、系列、ACEX系列都采用系列都采用SRAM查找表构查找表构成，是典型的成，是典型的FPGA器件。器件。图图14-22 FPGA查找表单元查找表单元图图14-23 FPGA查找表内部结构查找表内部结构2.FLEX10K系列器件系列器件FLEX10K系列器件的结构和工作原理在系列器件的结构和工作原理在Altera的的FPGA器件中具有典型性器件中具有典型性 FLEX10K系列主要是由嵌入式阵列块、逻辑系列主要是由嵌入式阵列块、逻

26、辑阵列块、阵列块、Fast Track和和I/O单元单元4部分组成部分组成 :（1）逻辑单元逻辑单元LE (Logic Element)或称或称LC（Logic Cell） 它是它是FLEX10K结构中的最小单元，它能有效结构中的最小单元，它能有效地实现逻辑功能地实现逻辑功能,每个每个LE包含一个包含一个4输入的输入的LUT、一个带有同步使能的可编程触发器、一个进位一个带有同步使能的可编程触发器、一个进位链和一个级联链。每个链和一个级联链。每个LE有两个输出分别可有两个输出分别可以驱动局部互连和快速通道以驱动局部互连和快速通道Fast Track互连互连 FLEX10K的的LE共共4种工作模式

27、：种工作模式：正常模式正常模式、运算模式运算模式、加减法计数模式加减法计数模式和和可清零计数模可清零计数模式式 （2）逻辑阵列逻辑阵列LAB（Logic Array Block） 它是由一系列的相邻它是由一系列的相邻LE构成的每个构成的每个LAB包括包括8个个LE、相邻的进位链和级联链，、相邻的进位链和级联链，LAB控制信号与控制信号与LAB局部互连。局部互连。LAB构构成了成了FLEX10K的的粗粒度粗粒度（coarse-grained）结构，有利于）结构，有利于EDA软件进行布软件进行布线，优化器件的利用，提高性能。线，优化器件的利用，提高性能。 （3）快速通道（快速通道（Fast Tra

28、ck） 在在FLEX10K结构中，结构中，LE和器件和器件I/O引脚之引脚之间的连线是通过间的连线是通过快速通道快速通道（Fast Track）互连实现的互连实现的 Fast Track遍布于整个遍布于整个FLEX10K器件，是一系列水平和垂直走器件，是一系列水平和垂直走向的连续式布线通道向的连续式布线通道 （4）I/O单元与专用输入端口单元与专用输入端口 FLEX10K器件的器件的I/O引脚引脚是由一些是由一些I/O单元（单元（IOE）驱动的驱动的 , IOE(I/O单元，或单元，或IOC)位于快速通道的行位于快速通道的行和列的末端，包括一个双向的和列的末端，包括一个双向的I/O缓冲器和一个

29、寄缓冲器和一个寄存器，这个寄存器可以用作需要快速建立时间的外存器，这个寄存器可以用作需要快速建立时间的外部数据的输入寄存器，也可以作为要求快速部数据的输入寄存器，也可以作为要求快速“时钟时钟到输出到输出”性能的数据输出寄存器性能的数据输出寄存器 （5）嵌入式阵列块嵌入式阵列块EAB(Embedded Array Block) 它是在输入输出口上带有寄存器的它是在输入输出口上带有寄存器的RAM块，块，由一系列的由一系列的嵌入式嵌入式RAM单元单元构成构成 14.4 ISP技术与技术与ISP器件器件14.4.1 ISP技术的特点技术的特点在系统编程在系统编程ISP（In System Progra

30、mmable）,是指是指用户在自己设计的目标系统中或印刷电路板上为重构用户在自己设计的目标系统中或印刷电路板上为重构逻辑而对逻辑器件进行编程或重复编程。逻辑而对逻辑器件进行编程或重复编程。 在系统编程技术的主要在系统编程技术的主要特点特点如下：如下： 1）缩短了设计试制的周期，降低了试制成本。缩短了设计试制的周期，降低了试制成本。 2）缩小了芯片的体积并简化生产流程。缩小了芯片的体积并简化生产流程。 3）方便了系统的维护和升级。方便了系统的维护和升级。 4）提高了系统的可测试性，增强了系统的可靠性。提高了系统的可测试性，增强了系统的可靠性。 14.4.2 ispLSI系列系列1016ispLS

31、I系列器件是基于与或阵列结构的系列器件是基于与或阵列结构的CPLD器件，器件，采用了电可擦采用了电可擦CMOS工艺。工艺。ispLSI1016芯片为芯片为44引脚引脚的的PLCC封装，封装，如图如图1424所示。所示。 图图14-24 ispLSI1016引脚图引脚图 其中其中32个个I/O引脚，引脚，4个专用输入个专用输入引脚，集成引脚，集成密度为密度为2000门，每片含门，每片含96个寄存器，个寄存器，引脚到引脚引脚到引脚延时为延时为10ns。 图图1425是是ispLSI1016的功能框图。整个器件分为的功能框图。整个器件分为I/O单单元元、全局布线区、全局布线区（GRP）、）、万能逻辑块