NO同步时序电路ppt课件

1、第第1页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路第五章第五章 同步时序电路同步时序电路5.5 5.5 集成化的同步时序电路集成化的同步时序电路一、寄存器一、寄存器寄存器是计算机的主要部件之一，它用来暂时存放寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。数据或指令。触发器：触发器：控制门：控制门： 构成构成常用正边沿常用正边沿D D触发器或电位触发器。触发器或电位触发器。在同一接收命令的作用下控制所有触在同一接收命令的作用下控制所有触发器同时接收信息。发器同时接收信息。单一寄存器：单一寄存器：寄存器堆：寄存器堆： 分类分类一个封装内只装一个寄存器。一

2、个封装内只装一个寄存器。一个封装内装有多个寄存器。一个封装内装有多个寄存器。 常用的集成化同步时序电路主要有常用的集成化同步时序电路主要有: :寄存器、移位寄存器、移位寄存器和计数器。寄存器和计数器。第第2页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路 74175型四型四D触发器中，当接收命令（即时钟触发器中，当接收命令（即时钟脉冲脉冲CP）到来时，数码便送到寄存器保存起来。到来时，数码便送到寄存器保存起来。由于寄存器中触发器的状态改变是与时钟脉冲由于寄存器中触发器的状态改变是与时钟脉冲CP同步的，故称为同步送数方式。同步的，故称为同步送数方式。 利用触发器的置

3、（复）位端也可实现送数，利用触发器的置（复）位端也可实现送数，达到寄存数码的目的，这种工作方式称为异步送达到寄存数码的目的，这种工作方式称为异步送数，寄存器状态改变的时刻与时钟脉冲数，寄存器状态改变的时刻与时钟脉冲CP无关。无关。 在这两个寄存器中，数码的各位是并行输入在这两个寄存器中，数码的各位是并行输入的，寄存器寄存的数码也是并行输出的。的，寄存器寄存的数码也是并行输出的。1.1.单一寄存器单一寄存器第第3页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路输入输入输出输出7417574175型四型四D D触发器的逻辑图触发器的逻辑图1DRdC1Q4D11DRdC

4、1Q3D21DRdC1Q2D31DRdC1Q1D4CK置置0F1F2F3F4Rd是异步清零控制端是异步清零控制端。D1D4是并行数据输入端是并行数据输入端，CK为时钟脉冲端为时钟脉冲端。Q1Q4是并行数据输出端是并行数据输出端。第第4页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路异步送数的寄存器异步送数的寄存器输入输入输出输出低电平有效低电平有效1DC1Q4D41DC1Q3D31DC1Q2D21DC1Q1D1接收接收命令命令&F1F2F3F4dSdRdSdSdSdRdRdR第第5页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电

5、路1 2 3 45 6 7109814 13 12 111516171819201Q 1D 2D 2Q 3Q 3D 4D 4Q GND输出输出控制控制时钟时钟VCC5D6D7D8D5Q6Q7Q8Q7 4 L S 3 7 4低电平低电平有效有效正边沿正边沿触发触发八八D寄存器寄存器 ：三态输出：三态输出共输出控制共输出控制共时钟共时钟第第6页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路2.2.寄存器堆寄存器堆第第7页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路二、移位寄存器二、移位寄存器 所谓所谓“移位移位”，就是将寄存器所存各位数

6、，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移据，在每个移位脉冲的作用下，向左或向右移动一位。动一位。根据移位方向根据移位方向，常把它分成三种：，常把它分成三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)1.1.移位寄存器的逻辑结构移位寄存器的逻辑结构第第8页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路根据移位数据的输根据移位数据的输入输出方式入输出方式，又，又可将它分为四种：可将它分为四种：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串

7、出并入并出并入并出串串行输行输入入串串行输行输出出串串行输行输入入并并行输行输出出并并行输行输入入串串行输行输出出并并行输行输入入并并行输行输出出注：注：移位寄存器的移位寄存器的触发器触发器选用主从或选用主从或边沿触发器。边沿触发器。第第9页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路SDQQ DQQ DQQ DQQ D&A0A1A2A3RDCLRLOAD移位移位脉冲脉冲CP0串行串行输出输出数数 据据 预预 置置 3210存数存数脉冲脉冲清零清零脉冲脉冲四位并入四位并入 - 串出的左移寄存器串出的左移寄存器初始状态初始状态：设设A3A2A1A01011

8、在存数脉冲作用下，在存数脉冲作用下，Q3Q2Q1Q01011。D0 0D1 Q0D2 Q1D3 Q2下面将重点下面将重点讨论蓝颜色讨论蓝颜色电路电路移位移位寄存器寄存器的工的工作原理。作原理。QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP0串行串行输出输出3210第第10页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路D0 0D1 Q0D2 Q1D3 Q2QQ DQQ DQQ DQQ D移位脉冲移位脉冲CP0串行串行输出输出32101 0 1 10 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0

9、 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态设初态 Q3Q2Q1Q0 1011用波形图表示如下：用波形图表示如下：Q3Q2Q1Q0CP110100110011000000000001第第11页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路QA1DC1R& & 11DC1R& & 11DC1R& & 11DC1R& & 11 1111& 1QBQCQDCLRCKDRDLS0S1ABCD2.2.集成化移集成化移 位寄存器位寄存器74LS194

10、第第12页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路R右移串行输入右移串行输入L左移串行输入左移串行输入A、B、C、D并行输入并行输入VCCQAQBQCQDS1S0CKQAQBQCQDCP S1S0CLRLDCBARABCDRLCLRGND74LS19415161413121110912345678011110 00 11 01 1直接清零直接清零保保 持持右移右移(从从QA向向QD移动移动)左移左移(从从QD向向QA移动移动)并行输入并行输入 CLRCKS1 S0功功 能能 第第13页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电

11、路三、寄存器和移位寄存器的应用三、寄存器和移位寄存器的应用1.1.组成寄存器堆组成寄存器堆使能使能数据输入数据输入地址地址1E2EDRQ1Q2Q3Q4D1D2D3D41E2EDRQ1Q2Q3Q4D1D2D3D41E2EDRQ1Q2Q3Q4D1D2D3D4EDR0A BC D18 97寄存命令寄存命令译码器译码器直接清零直接清零84寄存器堆寄存器堆第第14页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路2.2.串行串行- -并行变换并行变换并行输出并行输出清零清零串行输入串行输入D6D0转换完成信号转换完成信号S0S1CK1QA1QB1QC1QD1S0S1CK2QA

12、2QB2QC2QD2DRDRA1B1C1D1A2B2C2D274LS194 (1)74LS194 (2)Q1Q2Q3Q4Q5Q6Q7Q811CLRCLR1CK1S1S0= 11 并行输入并行输入 S1S0= 01 右移右移 0清零清零1并行输入并行输入( S1S0=11)2右移右移 ( S1S0=01)3右移右移 ( S1S0=01)4右移右移 ( S1S0=01)5右移右移 ( S1S0=01)6右移右移 ( S1S0=01)7右移右移 ( S1S0=01)8并行输入并行输入( S1S0=11)CK第第15页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路CKQ1

13、Q2Q3Q4Q5Q6Q7Q8操作操作000000000清零清零1D60111111并行输入并行输入( S1S0=11)2D5D6011111右移右移 ( S1S0=01)3D4D5D601111右移右移 ( S1S0=01)4D3D4D5D60111右移右移 ( S1S0=01)5D2D3D4D5D6011右移右移 ( S1S0=01)6D1D2D3D4D5D601右移右移 ( S1S0=01)7D0D1D2D3D4D5D60右移右移 ( S1S0=01)8D60111111并行输入并行输入( S1S0=11)七位串入并出状态表七位串入并出状态表CLR第第16页页数字电路与数字逻辑数字电路与数

14、字逻辑第五章第五章 同步时序电路同步时序电路3.3.并行并行- -串行变换串行变换&G1S0 S1 CK1QA1QB1QC1QD1S0 S1 CK2QA2QB2 QC2 QD2DRDRA1B1C1D1A2B2C2D2D0D1D2D3D4D5D611CK启动启动脉冲脉冲移位移位脉冲脉冲&G2串行输出串行输出并行输入并行输入74LS194 (1)74LS194 (2)第第17页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路寄存器各输出端状态寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2 QD2寄存器工作方式寄存器工作方式0 D0 D1 D

15、2 D3 D4 D5 D6 1 0 D0 D1 D2 D3 D4 D5 1 1 0 D0 D1 D2 D3 D4 1 1 1 0 D0 D1 D2 D3 1 1 1 1 0 D0 D1 D2 1 1 1 1 1 0 D0 D1 1 1 1 1 1 1 0 D0 CK并行输入并行输入 ( S1S0=11)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)七位并入串出状态表七位并入串出状态表0 D0 D1 D2 D3 D4 D5 D6并行输入并行输入 ( S1S0=11)右移右移 ( S1S0=01

16、)12345678第第18页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路4.4.序列信号发生器序列信号发生器74194CKRD10STARTCLRQAQBQCQDS1S0CKQAQBQCQD00001000110011101111011100110001序列顺序序列顺序循环循环 由移位寄存器和组合由移位寄存器和组合反馈网络组成，从移存器反馈网络组成，从移存器的某一输出端可以得到周的某一输出端可以得到周期性的序列码。期性的序列码。1第第19页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路设计步骤：设计步骤： 根据给定序列信号的循环长度

17、根据给定序列信号的循环长度M，确定移存器位确定移存器位数数n， 2n-1M2n。 确定移位寄存器的确定移位寄存器的M个独立状态。个独立状态。 将给定的序列码按照移位规律每将给定的序列码按照移位规律每n位一组，划分为位一组，划分为M个状态。若个状态。若M个状态中出现重复现象，则应增加移存器位个状态中出现重复现象，则应增加移存器位数。用数。用n+1位再重复上述过程，直到划分为位再重复上述过程，直到划分为M个独立状态个独立状态为止。为止。 根据根据M个不同状态列出移存器的状态顺序表和反个不同状态列出移存器的状态顺序表和反馈函数表，求出反馈函数馈函数表，求出反馈函数F F的表达式。的表达式。 检查自启

18、动性能。检查自启动性能。 画逻辑图。画逻辑图。 第第20页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路例：例：设计一个产生设计一个产生 100111 序列的反馈移位型序列信号发序列的反馈移位型序列信号发生器（左移）。生器（左移）。 解：解： 确定移存器位数确定移存器位数n。 因因M=6， 故故n3。 确定移存器的六个独立状态确定移存器的六个独立状态。 将序列码将序列码 100111 按照移位规律每三位一组按照移位规律每三位一组，划分六划分六个状态为个状态为 100、001、011、111、111、110。其中状态其中状态 111 重复出现，故取重复出现，故取n=

19、4， 并重新划分六个独立状态为并重新划分六个独立状态为 1001、 0011、0111、1111、1110、1100。因此确定因此确定n=4，用一片用一片 74LS194即可即可。 第第21页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路QAQBQC100001011111111110100QAQBQCQD1001001101111111111011001001划分六个状态为划分六个状态为 100、001、011、111、111、110。其中其中状态状态 111 重复出现。重复出现。 重新划分六个独立状态为重新划分六个独立状态为 1001、 0011、0111、1

20、111、1110、1100。 无重复状态。无重复状态。第第22页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路QAQBQCQDF10011001110111111110111001100110011 列状态顺序表和反馈激励函数表，求反馈函数列状态顺序表和反馈激励函数表，求反馈函数F的表达式。的表达式。1 11 11 11 10 00 000000101111110100000010111111010QA AQB BQC CQD DF( (DL) )CACALQQQQ)F(D第第23页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路101

21、00100100100110010010111001110主主01111111000000011000101101101101 检查自启动性能。检查自启动性能。 CACALQQQQ)F(D不能自启动不能自启动第第24页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路11110000001111000011110QAQBQCQDF(DL)101001001001001101101100主主0001011100100000100011111110101111010101修正后的修正后的F F的的K图和移存器状态图图和移存器状态图 DACLQQQD第第25页页数字电路与数

22、字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路 画逻辑电路。画逻辑电路。 移位寄存器用一片移位寄存器用一片74LS194，组合反馈网络可以用组合反馈网络可以用SSI门电路实现。电路中门电路实现。电路中 ， 采用了门电采用了门电路实现反馈函数。路实现反馈函数。DACLQQQD74LS194QA AQB BQC CQD DS1S0DL10111CPFZCP第第26页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路四、同步计数器四、同步计数器计数器计数器用以统计输入脉冲用以统计输入脉冲CP个数的电路个数的电路。计数器的分类：计数器的分类：（2）按数字的增减

23、趋势可分为加法计数器、减按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。法计数器和可逆计数器。（1）按计数进制可分为二进制计数器和非二进按计数进制可分为二进制计数器和非二进制计数器。制计数器。 非二进制计数器中最典型的是十进制计数器。非二进制计数器中最典型的是十进制计数器。（3）按计数器中触发器翻转是否与计数脉冲同按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。步分为同步计数器和异步计数器。第第27页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路1.1.二进制同步计数器二进制同步计数器（1 1）二进制同步加法计数器）二进制同步加法计数器

24、 由于该计数器的由于该计数器的翻转规律性较强，翻转规律性较强，只需用只需用“观察法观察法”就可设计出电路：就可设计出电路： 因为是因为是“同步同步”方式，所以将所有方式，所以将所有触发器的触发器的CP端连在端连在一起，接计数脉冲。一起，接计数脉冲。 然后分析状态图，然后分析状态图，选择适当的选择适当的JKJK信号。信号。计数脉冲序号计数脉冲序号电路状态电路状态等效十进制数等效十进制数Q3 Q2 Q1 Q000 0 0 0010 0 0 1120 0 1 0230 0 1 1340 1 0 0450 1 0 1560 1 1 0670 1 1 1781 0 0 0891 0 0 19101 0

25、1 010111 0 1 111121 1 0 012131 1 0 113141 1 1 014151 1 1 115160 0 0 00第第28页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路1KR3FFC1Q1JRFFQC1C12FFC1CP1RQQ0&21KFF&3清零脉冲1JQ&计数脉冲RQ&1KQ1J11J1KQ0CR分析状态图可见：分析状态图可见：FF0 0：每来一个每来一个CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J0 0= =K0 0=1=1。FF1 1：当当Q0 0=1=1时，来一个时，来一个

26、CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J1 1= =K1 1= = Q0 0 。FF2 2：当当Q0 0Q1 1=1=1时，时， 来一个来一个CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J2 2= =K2 2= = Q0 0Q1 1FF3 3： 当当Q0 0Q1 1Q3 3=1=1时，时， 来一个来一个CP，向相反的状态翻转一次。所向相反的状态翻转一次。所以选以选J3 3= =K3 3= = Q0 0Q1 1Q3 31第第29页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路（2 2）二进制同步减法计数器）二进制同步减法计数

27、器 分析分析4 4位二进制同步减法计数器的状态表位二进制同步减法计数器的状态表（略）（略），很容易看出，只要将各触发器的驱动方程很容易看出，只要将各触发器的驱动方程改为：改为： 将加法计数器和减法计数器合并起来，并引入一加将加法计数器和减法计数器合并起来，并引入一加/ /减控制信号减控制信号X X便构成便构成4 4位二进制同步可逆计数器，各触位二进制同步可逆计数器，各触发器的驱动方程为：发器的驱动方程为： 就构成了就构成了4 4位二进制同步减法计数器。位二进制同步减法计数器。（3 3）二进制同步可逆计数器）二进制同步可逆计数器第第30页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时

28、序电路同步时序电路2.2.集成二进制同步计数器举例集成二进制同步计数器举例（1 1）4 4位二进制同步加法计数器位二进制同步加法计数器7416174161RC1&Q1J1K&13Q&Q&RC11J1K&12Q&Q&RC11J1K&11Q&Q&RC11J1K&10Q0D1&1EPET11D2D3DCPLDRDRCO第第31页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路 异步清零。异步清零。7416174161具有以下功能：具有以下功能： 计数。计数。 同步并行预置数。同

29、步并行预置数。RCO为进位输出端。为进位输出端。 保持。保持。41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCO第第32页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路（2 2）4 4位二进制同步可逆计数器位二进制同步可逆计数器7419174191LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516Vcc741918910111214133D0Q1GNDD1EN D/UQ3Q2QD2LDMAX/MINRCOCP0D第第33页页数字电路与数字

30、逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路3.3.非二进制同步计数器非二进制同步计数器N进制计数器又称模进制计数器又称模N计数器。计数器。当当N=2n时，就是前面讨论的时，就是前面讨论的n位二进制计数器；位二进制计数器； 当当N2n时，为非二进制计数器。非二进制计数时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器。器中最常用的是十进制计数器。集成十进制计数器举例：集成十进制计数器举例： 8421BCD码同步加法计数器码同步加法计数器74160第第34页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路8421BCD码同步加法计数器码同步加

31、法计数器741603Q2QETCP0D1D2D3DRCO1Q0Q7416041235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCOEPRDDL第第35页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路五、集成同步计数器应用五、集成同步计数器应用例：用两片例：用两片4位二进制加法计数器位二进制加法计数器74161采用同步级联方式构采用同步级联方式构成的成的8位二进制同步加法计数器，模为位二进制同步加法计数器，模为161616=25616=256。1 1计数器的级联计数器的级联3Q2QETCP0D1D

32、2D3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(2)L21ETQDQR2DEP111计数脉冲清零脉冲0132Q Q Q Q4576Q Q Q Q第第36页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路2 2组成任意进制计数器组成任意进制计数器（1 1）异步清零法）异步清零法异步清零法适用于具有异步清零端的集成计数器。异步清零法适用于具有异步清零端的集成计数器。例：用集成计数器例：用集成计数器7416074160和与非门组成的和与非门组成的6 6进制计数器。进制计数器。Q0Q0000Q00010100001100102

33、100101100101100010111Q3第第37页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路QDQ1074160Q32Q3DETQ10Q211CPLD31DQEPQ计数脉冲RCO20DRD&0111111Q3Q2Q1Q000 01 11 10000111102121DQQQQR第第38页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路（2 2）同步清零法）同步清零法同步清零法适用于具有同步清零端的集成计数器。同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器例：用集成计数器7416374163和与非门组成的和

34、与非门组成的6 6进制计数器。进制计数器。QDRETEP74163DRCO33QD211QL010QDCPDD1计数脉冲2&0132Q Q Q Q110111Q3Q2Q1Q000 01 11 10000111102020DQQQQR第第39页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路（3 3）异步预置数法）异步预置数法异步预置数法适用于具有异步预置端的集成计数器。异步预置数法适用于具有异步预置端的集成计数器。 例：用集成计数器例：用集成计数器7419174191和与非门组成的余和与非门组成的余3 3码码10 10 进制计数器。进制计数器。LD3Q2QD

35、/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419100计数脉冲&Q30QQ21Q1100011001101001101002Q11011QQQ301010111100101101000101011111101111Q3Q2Q1Q000 01 11 1000011110320023DQQQQQQL第第40页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路（4 4）同步预置数法）同步预置数法同步预置数法适用于具有同步预置端的集成计数器。同步预置数法适用于具有同步预置端的集成计数器。例：用集成计数器例：用集成计数器7416074160和与非门组成的

36、和与非门组成的7 7进制计数器。进制计数器。QDRETEP74160DRCO33QD211QL010QDCPDD1计数脉冲200111Q30QQ21Q3Q0101000110111Q0100Q1Q1000210010110第第41页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路例：例： 用用74160组成组成48进制计数器。进制计数器。 先将两芯片采用同步级联方式连接成先将两芯片采用同步级联方式连接成100100进制计数进制计数器，然后再用异步清零法组成了器，然后再用异步清零法组成了4848进制计数器。进制计数器。解：因为解：因为N48，而而74160为模为模10计数器，所以要用两片计数器，所以要用两片 74160构成此计数器。构成此计数器。3Q2QETCP0D1D2D3DRCO1Q0Q74160(1)EPRDDLD13DD3DCPQ Q00RCO74160(2)L21ETQDQR2DEP1计数脉冲&11第第42页页数字电路与数字逻辑数字电路与数字逻辑第五章第五章 同步时序电路同步时序电路