嵌入式系统第二讲 arm体系结构和编程模型ppt课件

1、vV 2 用 于 A R M V 5 ， 与 V 1 比 切 换ARM/Thumb更高效，添加SWI，更严厉定义了乘法指令对条件标志位的影响v同时8位/16位选择操作v低功耗支持支持VFP9浮点处置协处置器浮点处置协处置器寄存器堆地址寄存器增值器乘法器桶形移位器ALU数据输出寄存器数据输入寄存器指令译码及控制A31:0控制ALU总线PCPCA总线B总线D31:0ARM处置器包括： 32位ALU 31个32位通用存放器及6个形状存放器 32x8位乘法器 32x32位桶形移位存放器 指令译码及控制逻辑 数据/地址存放器组成 v结果写回存放器res；fetchresmemALUregdecfetch

2、resmemALUregdecfetchresmemALUregdec时间指令流水线时间取ADD执行译码取STR计算地址译码取ADD执行译码取ADD执行译码取ADD执行译码数据传送ARM多周期的3级流水线v快存Cache构造v 新型ARM处置器采用I- Cache和D- Cache独立的构造Cache指令拷贝处理器寄存器Cache数据拷贝存储器指令数据地址地址指令指令地址数据地址数据址变换过程芯核逻辑旁路寄存器TAP控制器器件ID寄存器指令寄存器输入使能输入TDITMSTCKTRSTTDOI/O输入TAP控制器 测 试 访 问端口指令存放器器件ID存放器 旁路存放器边境扫描存放器 v其存放器需

3、求经过JTAG测试端口来编程。R0R9R8R7R6R5R4R3R2R1R0R9_fiqR8_fiqR7R6R5R4R3R2R1R0R9R8R7R6R5R4R3R2R1R0R9R8R7R6R5R4R3R2R1R0R9R8R7R6R5R4R3R2R1R0R9R8R7R6R5R4R3R2R1用户&系统 快中断管理中止中断未定义分组寄存器SPSR_undCPSRR15(PC)R14R13R12R11R10CPSRR15(PC)R14_fiqR13_fiqR12_fiqR11_fiqR10_fiqCPSRR15(PC)R14_svcR13_svcR12R11R10CPSRR15(PC)R14_abtR1

4、3_abtR12R11R10CPSRR15(PC)R14_irqR13_irqR12R11R10CPSRR15(PC)R14_undR13_undR12R11R10SPSR_abtSPSR_svcSPSR_fiqSPSR_irq用户&系统 快中断管理中止中断未定义分组寄存器SPSR_undR0CPSRPCLRSPR7R6R5R4R3R2R1R0CPSRPCLR_fiqSP_fiqR7R6R5R4R3R2R1R0CPSRPCLR_svcSP_svcR7R6R5R4R3R2R1R0CPSRPCLR_abtSP_abtR7R6R5R4R3R2R1R0CPSRPCLR_irqSP_irqR7R6R5R

5、4R3R2R1R0CPSRPCLR_undSP_undR7R6R5R4R3R2R1SPSR_abtSPSR_svcSPSR_fiqSPSR_irq用户&系统 快中断管理中止中断未定义异常类型方式正常向量地址高向量地址复位管理0 x000000000 xFFFF0000未定义指令未定义0 x000000040 xFFFF0004软件中断管理0 x000000080 xFFFF0008指令预取中止中止0 x0000000C0 xFFFF000C数据中止中止0 x000000100 xFFFF0010IRQIRQ0 x000000180 xFFFF0018FIQFIQ0 x0000001C0 xFFFF001C异常优先级异常类型1最高复位2数据中止3FIQ4IRQ5预取中止6未定义指令，SWI恢复恢复PC从从R14_und和和CPSR从从SPSR_und，并前往，并前往到该未定义指令的下一条指令处到该未定义指令的下一条指令处异常类型R14ARMR14Thumb前往指令BLPC+4PC+2MOV PC, R14SWIPC+4PC+2MOVS PC, R14UDEFPC+4PC+2MOVS PC, R14FIQPC+4PC+4SUBS PC,R14,#4IRQPC+4PC+4SUBS PC,R14,#4PA