时序电路分与设计ppt课件

1、时序电路的分析与设计 时序电路的分析与设计时序电路的分析与设计 1 1 时序电路概述时序电路概述 2 2 同步时序逻辑电路的分析同步时序逻辑电路的分析 3 3 异步时序电路的分析方法异步时序电路的分析方法 4 4 同步时序电路的设计方法同步时序电路的设计方法 时序电路的分析与设计 1 1 时序逻辑电路概述时序逻辑电路概述 1.1 1.1 时序电路的特点时序电路的特点 逻辑电路分为两类：一类是组合逻辑电路，另一类是时序逻辑电路。在组合逻辑电路中，任一时辰的输出仅与该时辰输入变量的取值有关，而与输入变量的历史情况无关；在时序逻辑电路中，任一时辰的输出不仅与该时辰输入变量的取值有关，而且与电路的原形

2、状，即与过去的输入情况有关。 时序电路的分析与设计 与组合逻辑电路相比，时序逻辑电路的特点：1、时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电路具有记忆功能，通常由触发器组成。2、存储电路的形状反响到组合逻辑电路的输入端，与外部输入信号共同决议组合逻辑电路的输出。组合逻辑电路的输出除包含外部输出外，还包含衔接到存储电路的内部输出，它将控制存储电路形状的转移。 时序电路的分析与设计 图 6-1 时序逻辑电路的构造框图 存储电路组合逻辑电路x1xnz1zmq1qjy1yk时序电路的分析与设计 在图6-1时序逻辑电路的构造框图中，Xx1, x2, , xn为外部输入信号； Qq1, q2, ,

3、 qj为存储电路的形状输出， 也是组合逻辑电路的内部输入；Zz, z2, , zm为外部输出信号；Yy1, y2, , yk为存储电路的鼓励信号，也是组合逻辑电路的内部输出。在存储电路中，每一位输出qi(i = 1, 2, ，j )称为一个形状变量， j个形状变量可以组成2j个不同的内部形状。时序逻辑电路对于输入变量历史情况的记忆就是反映在形状变量的不同取值上，即不同的内部形状代表不同的输入变量的历史情况。 时序电路的分析与设计 ),(),(),(2121212122212111njnnnnnnmnmnjnnnnnnnnjnnnnnnnqqqxxxfzqqqxxxfzqqqxxxfz ),()

4、,(),(2121212122212111njnnnnnnknknjnnnnnnnnjnnnnnnnqqqxxxgyqqqxxxgyqqqxxxgy ),(),(),(2121121212122121111njnnnknnjnjnjnnnknnnnjnnnnnnnqqqyyyhqqqqyyyhqqqqyyyhq时序电路的分析与设计 其中，第一个方程组称为输出方程，第二个方程组称为驱动方程或鼓励方程, 第三个方程组称为形状方程。方程中的上标n和n+1表示相邻的两个离散时间或称相邻的两个节拍，如 表示存储电路中每个触发器的当前形状也称现形状或原形状， 表示存储电路中每个触发器的新形状也称下一形状或

5、次形状。 以上三个方程组可写成如下方式： njnnqqq、 2111211 njnnqqq、),(),(),(1nnnnnnnnnQYHQQXGYQXFZ时序电路的分析与设计 可以看出：时序逻辑电路某时辰的输出Zn决议于该时辰的外部输入Xn和内部形状Qn；而时序逻辑电路的下一形状Qn+1同样决议于Xn和Qn。时序逻辑电路的任务过程本质上就是在不同的输入条件下，内部形状不断更新的过程。 以上三个方程人们习惯写成如下方式： ),(),(),(1QYHQQXGYQXFZn时序电路的分析与设计 1.2 1.2 时序电路分类时序电路分类 图 6-2 同步二进制加法计数器 1JC11K1JC11K1JC1

6、1K&FF1FF0FF2ZCPQ2Q1Q0时序电路的分析与设计 图 6-3 异步二进制加法计数器 1JC11K1JC11K1JC11K&FF1FF0FF2CPZQ2Q1Q0时序电路的分析与设计 时序电路按输出信号的特点又可以分为米里Mealy型和摩尔(Moore)型时序电路两种。Mealy型时序电路的输出函数为 Z= FX，Q，即某时辰的输出决议于该时辰的外部输入X和内部形状Q，如图6-4所示的Mealy型串行加法器电路。在该电路中，ai、bi为串行数据输入，si为串行数据输出，si=ai+bi+ci-1，或si= ai+bi+Q。Moore型时序电路的输出函数为 Z = FQ

7、，如图6-5所示的Moore型串行加法器电路。在该电路中串行数据输出si=Q1。Mealy型串行加法器电路和Moore型串行加法器电路具有一样的逻辑功能，但Moore型串行加法器电路的输出比Mealy型串行加法器的输出迟一个节拍。 时序电路的分析与设计 图 6-4 Mealy型串行加法器电路 CICO1DC1CPCi 1aibiSiFFCiQ时序电路的分析与设计 图 6-5 Moore型串行加法器电路 CICO1DC1CPCi1aibiSiFF01DC1FF1Ci(Si)Q0Q1时序电路的分析与设计 1.3 1.3 时序电路的功能描画时序电路的功能描画 1. 1. 逻辑方程式逻辑方程式),()

8、,(),(1QYHQQXGYQXFZn时序电路的分析与设计 2. 2. 形状转移表形状转移表 形状转移表也称形状迁移表或形状表，是用列表的方形状转移表也称形状迁移表或形状表，是用列表的方式来描画时序逻辑电路输出式来描画时序逻辑电路输出Z Z、次态、次态Qn+1Qn+1和外部输入和外部输入X X、现态现态Q Q之间的逻辑关系。之间的逻辑关系。 表 6-1 Mealy型时序电路形状表 时序电路的分析与设计 表 6-2 Moore型时序电路形状表 时序电路的分析与设计 表 6-3 Moore 型电路简化形状表 时序电路的分析与设计 3. 3. 形状图形状图 图 6-6 时序逻辑电路形状图 00011

9、11001/111/000/011/010/111/001/100/011/000/110/110/100/101/101/110/1X1X0/ZQ1Q0(a)00/001/010/011/1(b)Q1Q0/Z11110000X000001010011111110101100Q2Q1Q0(c)时序电路的分析与设计 4. 4. 时序图时序图 时序图即为时序电路的任务波形图，它以波形的方式时序图即为时序电路的任务波形图，它以波形的方式描画时序电路内部形状描画时序电路内部形状Q Q、外部输出、外部输出Z Z随输入信号随输入信号X X变化的变化的规律，规律， 其详细画法将在下面讨论。其详细画法将在下面

10、讨论。 以上几种同步时序逻辑电路功能描画的方法，各有特以上几种同步时序逻辑电路功能描画的方法，各有特点，但本质一样，且可以相互转换，它们都是同步时序逻点，但本质一样，且可以相互转换，它们都是同步时序逻辑电路分析和设计的主要工具。辑电路分析和设计的主要工具。 时序电路的分析与设计 2 2 同步时序逻辑电路的分析同步时序逻辑电路的分析 2.1 2.1 同步时序逻辑电路的普通分析方法同步时序逻辑电路的普通分析方法 根据逻辑图求出时序电路的输出方程和各触发器的鼓励方程。 根据已求出的鼓励方程和所用触发器的特征方程， 获得时序电路的形状方程。 根据时序电路的形状方程和输出方程， 建立形状转移表， 进而画

11、出形状图和波形图。 分析电路的逻辑功能。 时序电路的分析与设计 【 例 6-1 】分析图6-7 所示同步时序电路的逻辑功能。图 6-7 例 6-1 时序逻辑电路 1JC11K1JC11KFF1FF0CP=1X&ZQ1Q1Q0Q0时序电路的分析与设计 求输出方程和鼓励方程。 01011001QQXZQXKJKJ 求形状方程。 0000010101010111111)(QQKQJQQQXQQXQQXQKQJQnn时序电路的分析与设计 列形状表， 画形状图。 表 6-4 例 6-1 时序电路形状表 时序电路的分析与设计 图 6-8 例 6-1 次态与输出卡诺图ZcQbQann)( ;)( ;

12、)(1011XQ1Q00100011110(a)10101001XQ1Q00100011110(b)00100111XQ1Q00100011110(c)00000001时序电路的分析与设计 图 6-9 例 6-1 形状图 00011011Q1Q01/01/01/11/00/00/00/0X/Z0/0时序电路的分析与设计 画波形图。 设Q1Q0的初始形状为00，输入变量X的波形如图6-10第二行所示。根据表6-4形状表即可画出波形图。例如第一个CP来到前X=0，Q1Q0=00，从表中查出 ， 因此在画波形时应在第一个CP来到后使Q1Q0进入01。以此类推，即可以画出Q1Q0的整体波形如图6-10

13、第三、 四行所示。外部输出 ，它是组合电路的即时输出，只需外部输入或内部形状一变化，外部输出Z就会跟着改动，画波形时要特别留意。 011011nnQQ01QQXZ 时序电路的分析与设计 图 6-10 例 6-1 时序图 XQ0Q1Z123456789CP时序电路的分析与设计 逻辑功能分析。 从以上分析可以看出，当外部输入X=0时，形状转移按0001101100规律变化，实现模4加法计数器的功能；当X=1时，形状转移按0011100100规律变化，实现模4减法计数器的功能。所以，该电路是一个同步模4可逆计数器。X为加/减控制信号，Z为借位输出。 时序电路的分析与设计 【 例 6-2 】 分析图6

14、-11 所示同步时序电路的逻辑功能。图 6-11 例 6-2 时序逻辑电路 1DC1FF21DC1FF11DC1FF0CP1Z1Z0Z2时序电路的分析与设计 D2=Q1, D1=Q0，Z2=Q2， Z1=Q1, Z0=Q0 01010QQQQD解：解： 求输出方程和鼓励方程。求输出方程和鼓励方程。 求形状方程。 0101001111212,QQDQQDQQDQnnn时序电路的分析与设计 列形状表，列形状表， 画形状图。画形状图。 表表 6-5 6-5 例例 6-2 6-2 时序逻辑电路形状表时序逻辑电路形状表 时序电路的分析与设计 图 6-12 例 6-2 形状图 000001010101Q2

15、Q1Q0100110011111时序电路的分析与设计 画波形图。 图 6-13 例 6-2 波形图 123456CPQ0Q1Q2时序电路的分析与设计 逻辑功能分析。 从以上分析可以看出，该电路在CP脉冲作用下，把宽度为T的脉冲以三次分配给Q0、 Q和Q2各端，因此，该电路是一个脉冲分配器。由形状图和波形图可以看出，该电路每经过三个时钟周期循环一次，并且该电路具有自启动才干。 时序电路的分析与设计 2.2 2.2 典型时序逻辑电路的分析典型时序逻辑电路的分析 1. 1. 存放器和移位存放器存放器和移位存放器 1) 1) 存放器存放器 存放器用于存放一组二进制代码，它被广泛用于各类数存放器用于存放

16、一组二进制代码，它被广泛用于各类数字系统和数字计算机中。由于一个触发器能存储一位二进制字系统和数字计算机中。由于一个触发器能存储一位二进制代码，代码， 所以用所以用n n个触发器组成的存放器能存储一组个触发器组成的存放器能存储一组n n位二进制位二进制代码。对存放器中运用的触发器只需求具有置代码。对存放器中运用的触发器只需求具有置1 1、置、置0 0的功能的功能即可，即可， 因此无论是用根本因此无论是用根本RSRS构造的触发器，还是用数据锁存构造的触发器，还是用数据锁存器、主从构造或边沿触发构造的触发器，都能组成存放器。器、主从构造或边沿触发构造的触发器，都能组成存放器。 时序电路的分析与设计

17、 (1) 二拍接纳四位数据存放器 图6-14是由根本RS触发器构成的二拍接纳四位数据存放器。当清0端为逻辑1，接纳端为逻辑0时，存放器坚持原形状。 当需将四位二进制数据存入数据存放器时，需二拍完成：第一拍，发 清 0 信 号 一 个 负 向 脉 冲 ， 使 存 放 器 形 状 为 0Q3Q2Q1Q0=0000；第二拍，将要保管的数据D3D2D1D0送数据输入端如D3D2D1D0=1101，再送接纳信号一个正向脉 冲 ， 要 保 管 的 数 据 将 被 保 管 在 数 据 存 放 器 中Q3Q2Q1Q0=1101。从该数据存放器的输出端Q3Q2Q1Q0可获得被保管的数据。 时序电路的分析与设计

18、图 6-14 二拍接纳四位数据存放器 RSRSRSRS & & &清0接收Q3Q2Q1Q0D0D1D2D3 &时序电路的分析与设计 (2) 单拍接纳四位数据存放器 图6-15是由数据锁存器构成的单拍接纳四位数据存放器。 当接纳端为逻辑0时，存放器坚持原形状；当需将四位二进制数据存入数据存放器时，单拍即能完成将要保管的数据D3D2D1D0送数据输入端如D3D2D1D0=1101，再送接纳信号一个正向脉冲，要保管的数据将被保管在数据存放器中Q3Q2Q1Q0=1101。同样从数据存放器的输出端Q3Q2Q1Q0可获得被保管的数据。 对于功能完善的触发器，如主从JK触发器

19、、维持阻塞式D触发器等，都可构成这类数据存放器。 时序电路的分析与设计 图 6-15 单拍接纳四位数据存放器 C11D接收Q3Q2Q1Q0D0D1D2D3C11DC11DC11D时序电路的分析与设计 2) 移位存放器 对于串行数据，那么采用移位存放器输入并加以保管。移位存放器的功能和电路方式较多，按移位方向来分有左向移位存放器、右向移位存放器和双向移位存放器；按接纳数据的方式可分串行输入和并行输入；按输出方式可分串行输出和并行输出。 时序电路的分析与设计 (1) 单向移位存放器 图6-16所示电路是由维持阻塞式D触发器组成的四位单向移位右移存放器。在该电路中，Ri为外部串行数据输入或称右移输入

20、，Ro为外部输出或称移位输出，输出端Q3Q2Q1Q0为外部并行输出，CP为时钟脉冲输入端或称移位脉冲输入端，也称位同步脉冲输入端， 清0端信号将使存放器清0 Q3Q2Q1Q0 =0000。在该电路中， 各触发器的鼓励方程为 )2 , 1 , 0(,131021323nQDRDQDQDQDRDnnii或 时序电路的分析与设计 图 6-16 四位单向移位(右移)存放器 1DC1RD1DC11DC1FF3FF1FF2CP1DC1FF0RDRDRDQ2RiQ1Q0Ro清0Q3时序电路的分析与设计 设输入Ri=1011，那么清0后在移位脉冲CP的作用下，移位存放器中数码挪动的情况如表6-6所示，各触发器

21、输出端Q3Q2Q1Q0的波形如图6-17所示。 表 6-6 移存器数码挪动情况 时序电路的分析与设计 图 6-17 移位存放器任务波形图 12345678CP10111100111RiQ3Q2Q1Q0时序电路的分析与设计 (2) 双向移位存放器 图 6-18 四位双向移位存放器 FF4CP清01DC1RDSD & & 1FF31DC1RDSD & & 1FF21DC1RDSD & & 1FF11DC1RDSD & & 11接收MQ5D4D3D2D1Q0Q1Q2Q3Q4时序电路的分析与设计 图6-18所示电路是由维持阻塞式D触发器组

22、成的四位双向移位存放器。在该电路中，Q5为右移串行输入，Q0为左移串行输入，Q1为右移串行输出，Q4为左移串行输出，输出端Q4Q3Q2Q1为并行输出端，CP为移位脉冲输入端，D4D3D2D1为并行数据输入端，M端为任务方式控制端，清0端信号将使存放器清0 Q4Q3Q2Q1 =0000，接纳信号将并行输入数据D4D3D2D1写入到移位存放器中。 本电路采用二拍接纳并行数据的任务方式。 时序电路的分析与设计 由逻辑电路图可以写出组合电路的输出函数和鼓励函数。 对于由k级触发器构成的移位存放器来讲，其鼓励函数和次态方程分别为 ),.,2 , 1(,11111kiQMMQQQMMQDiiniiii当M

23、=1时， 111,iniiiQQQD电路实现右移功能。 当M=0时， ,111iniiiQQQD电路实现左移功能。 时序电路的分析与设计 2. 2. 计数器计数器 计数器的主要功能是累计输入脉冲的个数。它不仅可以用计数器的主要功能是累计输入脉冲的个数。它不仅可以用来计数、来计数、 分频，分频， 还可以对系统进展定时、顺序控制等，还可以对系统进展定时、顺序控制等， 是数是数字系统中运用最广泛的时序逻辑部件之一。计数器是一个周期字系统中运用最广泛的时序逻辑部件之一。计数器是一个周期性的时序电路，其形状图有一个闭合环，闭合环循环一次所需性的时序电路，其形状图有一个闭合环，闭合环循环一次所需求的时钟脉

24、冲的个数称为计数器的模值求的时钟脉冲的个数称为计数器的模值MM。由。由n n个触发器构成个触发器构成的计数器，其模值的计数器，其模值MM普通应满足普通应满足2n-12n-1M2nM2n。 计数器有许多不同的类型。按时钟控制方式来分，有异步、计数器有许多不同的类型。按时钟控制方式来分，有异步、同步两大类；同步两大类； 按计数过程中数值的增减来分，有加法、减法、按计数过程中数值的增减来分，有加法、减法、可逆计数器三类；按模值来分，有二进制、十进值和恣意进制可逆计数器三类；按模值来分，有二进制、十进值和恣意进制计数器。计数器。 时序电路的分析与设计 表表 6-7 6-7 计数器分类计数器分类 时序电

25、路的分析与设计 1) 同步二进制加法计数器 图 6-19 同步二进制加法计数器 1JC11K1JC11K1JC11K&FF3FF1CPZ1JC11KFF0RDRDRDRDRD&FF2Q3Q2&Q1Q0时序电路的分析与设计 01233301222011100001231QQQKJTQQKJTQKJTKJTQQQQZ电路的输出函数和控制函数为： 将控制函数代入T触发器的特征方程 ， 可得形状转移函数： QTQn1301213201121011010)()(QQQQQQQQQQQQQQnnnn时序电路的分析与设计 表 6-8 同步二进制加法计数器形状表 时序电路的分析与设计

26、图 6-20 同步二进制加法计数器形状图 1/02/00/03/04/05/06/07/015/014/013/012/011/010/09/08/0Q/Z时序电路的分析与设计 图 6-21 同步二进制加法计数器波形图 1CPQ3Q2Q1Q02345678910 11 12 13 14 15 16Z时序电路的分析与设计 2) 同步十进制可逆计数器加减控制式 图 6-22 同步十进制可逆计数器 FF01JC11K& 1FF11JC11K& 1FF21JC11K& 1FF31JC11KCP&1&MQ0Q1Q2Q3CB时序电路的分析与设计 由逻辑电路可以写出其

27、输出函数和鼓励函数为 21021030332110103211010232103032103010321030)()()(1QQQMQQQQQMTQQQQQMQMQQQQQQMQMQTQQQQMQMQQQQQMQMQTTQQQQMBQMQC时序电路的分析与设计 由T触发器的特征方程Qn+1=TQ和其鼓励函数可求得各触发器的形状方程。但由T触发器的特征表知：当T=1时，触发器发生形状转换；当T=0时，触发器坚持原形状， 因此，根据Ti及Qi的取值可直接求得 。由此，可得到该电路有效形状的转移情况如表6-9所示。根据表6-9可画出有效形状转移图如图6-23所示。当M=1、初始形状为全0时的任务波形

28、如图6-24所示。该电路具有多余形状，对多余形状的检查如表6-10所示，不难看出该电路具有自启动特性。 1niQ时序电路的分析与设计 表 6-9 同步十进制可逆计数器形状表一有效形状) 时序电路的分析与设计 续表续表 时序电路的分析与设计 图 6-23 同步十进制可逆计数器形状图 12034987651/10/10/00/01/01/01/01/00/00/00/00/00/01/00/00/01/01/01/01/0时序电路的分析与设计 图 6-24 可逆计数器M=1时的波形图1CPQ3Q2Q1Q02345678910C时序电路的分析与设计 表 6-10 同步十进制可逆计数器形状表二无效形状

29、) 时序电路的分析与设计 3. 3. 脉冲分配器脉冲分配器 图 6-25 脉冲分配器(a) 逻辑电路图； (b) 形状图； (c) 任务波形图 FF01JC11KQ0C1Q11J1K & & & &FF1W0W1W2W3(a)00/100001/000110/010011/0010Q0Q1/W0W1W2W3(b)1CPW1W0Q1Q02345678W2W3(c)CP时序电路的分析与设计 由电路可写出输出函数和鼓励函数为 01011010103102101100,QKQJQKQJQQWQQWQQWQQW 结合JK触发器的特征方程 ， 可得新形状方程： QKQJQn

30、10101011110101010000011QQQQQQKQJQQQQQQQKQJQnn时序电路的分析与设计 由输出函数和新形状方程可得形状转换表如表6-11，形状转换图和任务波形分别如图6-25b、c所示。由任务波形图可清楚地看到，电路在时钟脉冲的作用下，按一定顺序轮番地输出脉冲信号。由于电路能在时钟脉冲作用下将脉冲信号按顺序分配到各个输出端，故称其为脉冲分配器。 时序电路的分析与设计 表 6-11 脉冲分配器形状表 时序电路的分析与设计 4. 4. 序列信号发生器序列信号发生器 图图6-26(a) 6-26(a) 所示为序列信号发生器的逻辑电路图。由图所示为序列信号发生器的逻辑电路图。由

31、图可见，该电路由三个可见，该电路由三个D D触发器构成的移位存放器和与非门触发器构成的移位存放器和与非门构成的组合电路组成。由电路可写出其输出函数和鼓励函构成的组合电路组成。由电路可写出其输出函数和鼓励函数分别为数分别为 120121211002,QDQDQQQQQQDQZ结合D触发器的特征方程Qn+1=D，可得新形状方程： 11201121211010,QDQQQQQQQQDnnn时序电路的分析与设计 图 6-26 序列信号发生器(a) 逻辑电路图； (b) 形状图； (c) 任务波形图 &1DC11DC11DC1FF1FF2FF0CPQ0Q1Q2(a)000/0100/0010/0

32、101/1110/0001/1011/1111/1Q0Q1Q2/Z(b)1CPQ2Q1Q0D02345678(c)11100010100111101000011100111100Z时序电路的分析与设计 表 6-12 序列信号发生器的形状表 时序电路的分析与设计 3 3 异步时序电路的分析方法异步时序电路的分析方法 图 6-27 异步十进制加法计数器 1JC11K1JC11K1JC11K&FF3FF1CP0C1JC11KFF0&FF2Q2Q0Q3Q1CP1CP2CP3时序电路的分析与设计 由电路可写出其输出函数和鼓励函数为： 1,11,13123221310003KQQJKJKQ

33、JKJQQC结合JK触发器的特征方程 ，可得新形状方程：QKQJQn13321132212113110010CPQQQQCPQQCPQQQCPQQnnnn时序电路的分析与设计 式中的CPi表示时钟信号，它不是一个逻辑变量。对下降沿动作的触发器而言，CPi=1仅表示输入端有下降沿到达；对上升沿动作的触发器而言，CPi=1仅表示输入端有上升沿到达; CPi=0表示没有时钟信号有效沿到达，触发器坚持原形状不变。该电路的形状表表6-13须逐渐完成，由于该形状表是针对CP0而列，CP0仅加到FF0。因此，首先求出FF0的形状转换关系，从而就获得了CP1CP3的变化情况；再求出FF1和FF3的形状转换关系

34、，也获得了CP2的变化情况；最后求出FF2的形状转换关系。 时序电路的分析与设计 例如，当Q3Q2Q1Q0=0111时，CP0到达下降沿， CP1(CP3)产生下降沿，可求得 ， ，此时CP2也产生下降沿，因此可求出 。这样，当Q3Q2Q1Q0=0111，CP0到达后，新形状为Q3Q2Q1Q0=1000。由形状表6-13可画出脉冲异步十进制加法计数器的形状图如图6-28所示。由形状图可以看出，该电路是一个十进制加法计数器，并具有自启动才干。图6-29为该电路的任务波形图，图中标出了第八个时钟脉冲到达后，各触发器的形状转换过程。 010nQ010nQ013nQ012nQ时序电路的分析与设计 时序

35、电路的分析与设计 图 6-28 异步十进制加法计数器形状图 1110/01111/10000/00001/00010/00011/01001/11000/00111/00110/00101/00100/01011/11010/01101/11100/0时序电路的分析与设计 图 6-29 脉冲异步十进制加法计数器任务波形图 1CP0Q3Q2Q1Q02345678910C时序电路的分析与设计 4 4 同步时序电路的设计方法同步时序电路的设计方法 图 6-30 同步时序电路设计过程 设计要求原始状态图(状态表)最简状态图(状态表)二进制状态表输出函数激励函数逻辑电路图状态简化状态分配触发器选型自启动

36、检查时序电路的分析与设计 4.1 4.1 建立原始形状图和形状表建立原始形状图和形状表 根据设计命题要求初步画出的形状图和形状表，称为原始形状图和原始形状表，它们能够包含多余形状。从文字描画的命题到原始形状图的建立往往没有明显的规律可循，因此，在时序电路设计中这是较关键的一步。画原始形状图、列原始形状表普通按以下步骤进展： 分析题意， 确定输入、 输出变量。 设置形状。 首先确定有多少种信息需求记忆， 然后对每一种需求记忆的信息设置一个形状并用字母表示。 确定形状之间的转换关系， 画出原始形状图， 列出原始形状表。 时序电路的分析与设计 【例6-3】 建立“111序列检测器的原始形状图和原始形状表。 该电路的功能是当延续输入三个或三个以上“1时， 电路输出为1，否那么输出为0。 解： 确定输入变量和输出变量。 设该电路的输入变量为X， 代表输入串行序列，输出变量为Z，表示检测结果。根据设计命题的要求，可分析出输入X和输出Z之间的关系为 X 011011111011Z 000000111000 时序电路的分析与设计 设置形状。 形状是指需求记忆的信息或事件，由于形状编码还没有确定，所以它用字母或符号来表示。分析题意可知，该电路必需记住以下几件事：收到了一个1；延续收到了两个1