计算机组成原理复习提纲课件

1、第第1页页计算机组成原理计算机组成原理第第2页页第一章第一章 计算机系统概论计算机系统概论成绩及考核方式成绩及考核方式n考核方式： 期末考试，笔试，闭卷，时间期末考试，笔试，闭卷，时间120分钟。分钟。n成绩构成： 期末成绩占期末成绩占70% 平时成绩占平时成绩占15% 实验成绩占实验成绩占15% 第第3页页第一章第一章 计算机系统概论计算机系统概论第一章第一章 计算机系统概论计算机系统概论计算机硬件组成计算机硬件组成 存储器、存储器、CPU、输入输出设备、输入输出设备计算机软件组成计算机软件组成 系统程序、应用程序系统程序、应用程序 1、冯、冯.诺依曼型计算机的主要设计思想诺依曼型计算机的主

2、要设计思想n2.指令和数据在计算机中怎么区分指令和数据在计算机中怎么区分第第4页页第一章第一章 计算机系统概论计算机系统概论第二章第二章 运算方法和运算器运算方法和运算器本章要求：本章要求： IEEE754标准；标准； 四种基本码制：原码、补码、反码、移码四种基本码制：原码、补码、反码、移码 四种码制的表示，定义；四种码制的表示，定义； 真值、四种码制相互转换真值、四种码制相互转换； 四种码制的边界值（最大值、最小值和零）：四种码制的边界值（最大值、最小值和零）： 整整数、数、 小数；小数； 补码的加减运算及溢出检测方法（变形补码方式）；补码的加减运算及溢出检测方法（变形补码方式）； 定点运算

3、器定点运算器 74181 、74182 浮点加减法浮点加减法 运算步骤，数的规格化表示（原码、补运算步骤，数的规格化表示（原码、补码）。码）。第第5页页第一章第一章 计算机系统概论计算机系统概论浮点数浮点数 IEEE754IEEE754标准：标准： 真值真值 存储形式存储形式 x = (-1)s (1.) 2127 e = 127一个规格化的一个规格化的32位浮点数位浮点数的真值为：的真值为： S E M31 30 23 22 03232位浮点数格式位浮点数格式：第第6页页第一章第一章 计算机系统概论计算机系统概论【例】【例】若浮点数若浮点数 x 的二进制存储格式为的二进制存储格式为(4136

4、0000)16，求，求 其其32位浮点数的十进制值。位浮点数的十进制值。【解】【解】： 将将x展开成二进制：展开成二进制： 0100,0001,0011,0110,0000,0000,0000,0000 数符数符：0 阶码阶码：1000,0010 尾数尾数：011,0110,0000,0000,0000,0000 指数指数e阶码阶码1271000001001111111 00000011=(3)10 包括包括隐藏位隐藏位1 1的尾数：的尾数： 1.M1.011 0110 0000 0000 0000 00001.011011 于是有于是有 x(1)s1.M2e (1.011011)231011

5、.011(11.375)10第第7页页第一章第一章 计算机系统概论计算机系统概论移码、补码和真值之间的关系移码、补码和真值之间的关系真值（十进制）真值（二进制）x补（补码）x移（移码）-128-1000,00001000,00000000,0000-127-0111,11111000,00010000,0001-1-0000,00011111,11110111,111100000,00000000,00001000,000010000,00010000,00011000,00011270111,11110111,11111111,1111第第8页页第一章第一章 计算机系统概论计算机系统概论定点

6、加法、减法运算定点加法、减法运算n本节要求：n掌握补码加减法的基本公式；n熟练掌握溢出及检测方法（双符号位，变形补码）； 任何小于任何小于1的正数：的正数： 两个符号位都是两个符号位都是“0”，即，即 00.x1x2.xn; 任何大于任何大于-1的负数：两个符号位都是的负数：两个符号位都是“1”，即，即 11.x1x2xn Sf1Sf2 00 结果为正数，无溢出结果为正数，无溢出 01 结果正溢结果正溢 10 结果负溢结果负溢 11 结果为负数，无溢出结果为负数，无溢出第第9页页第一章第一章 计算机系统概论计算机系统概论课堂练习已知已知x=-0.01111,y=+0.11001,求求x补补，-

7、x补补，y补补，-y补补，x+y，x-y，并判断是否溢出，若溢出，指出是上溢还是下溢。，并判断是否溢出，若溢出，指出是上溢还是下溢。 【解】： x原=1.01111，x补=1.10001，-x补=0.01111 y原=0.11001，y补=0.11001，-y补=1.00111 用双符号位运算并判断 x补+y补=11.10001+00.11001=00.01010 即x+y=+0.0101 x补+-y补=11.10001+11.00111=10.11000 溢出，下溢 第第10页页第一章第一章 计算机系统概论计算机系统概论完成浮点加减运算的操作过程：(1) 0 操作数的检查；操作数的检查；(2

8、) 比较阶码大小并完成对阶；比较阶码大小并完成对阶；(3) 尾数进行加或减运算；尾数进行加或减运算；(4) 结果规格化。结果规格化。(5) 舍入处理。舍入处理。(6) (6) 溢出处理。溢出处理。二进制原码的规格化数的形式： 正数正数 0.1xxxxxx负数负数 1.1xxxxxx补码补码尾数的规格化的形式：尾数的规格化的形式：尾数的最高位与符号位相反尾数的最高位与符号位相反正数正数 0.1xxxxxx负数负数 1.0 xxxxxx第第11页页第一章第一章 计算机系统概论计算机系统概论第三章第三章 存储系统存储系统本章要求：本章要求：1. 存储系统组成存储系统组成 Cache、主存、外存、主存

9、、外存主存性能指标主存性能指标 容量、带宽等容量、带宽等2. SRAM基本原理基本原理 存储芯片的选取，地址线，数据位，地址存储芯片的选取，地址线，数据位，地址范围等范围等3. ROM、RAM组成系统存储器组成系统存储器4. 高速存储器高速存储器 双端口存储器、交叉存储器双端口存储器、交叉存储器5. Cache存储器存储器 功能功能，命中率，效率，等效访问时间命中率，效率，等效访问时间，地址，地址映射方式。映射方式。第第12页页第一章第一章 计算机系统概论计算机系统概论存储器应用举例存储器应用举例CPU的地址总线的地址总线16根根(A15A0，A0为低位为低位)；双向数据总线；双向数据总线8根

10、根(D7D0)，控制总线中与主存有关的信号有：，控制总线中与主存有关的信号有： MREQ，R/W。主存地址空间分配如下：主存地址空间分配如下： 08191为系统程序区，由只读存储芯片组成；为系统程序区，由只读存储芯片组成； 819232767为用户程序区；最后为用户程序区；最后(最大地址最大地址)2K地址空间地址空间为系统程序工作区。为系统程序工作区。 现有如下存储器芯片：现有如下存储器芯片： EPROM：8K8位位(控制端仅有控制端仅有CS); SRAM：16K1位，位，2K8位，位，4K8位，位，8K8位位.第第13页页第一章第一章 计算机系统概论计算机系统概论【解】【解】： (1) 主存

11、地址空间分布如图主存地址空间分布如图所示所示。16根地址线寻址根地址线寻址 64K 0000 FFFFH(65535) EPROM：8K8位位SRAM：16K1位，位，2K8位，位，4K8位，位，8K8位位.00001FFF20007FFFF800FFFF63488请从上述芯片中选择适当芯片设计该计算机主存储器，画出请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出选片逻辑主存储器逻辑框图，注意画出选片逻辑(可选用门电路及可选用门电路及3 8译码器译码器74LS138)与与CPU 的连接，说明选哪些存储器芯片，选的连接，说明选哪些存储器芯片，选多少片。多少片。第第1

12、4页页第一章第一章 计算机系统概论计算机系统概论地址空间分配表地址空间分配表A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM00000000000000000001111111111111RAM00100000000000000011111111111111RAM01000000000000000101111111111111RAM01100000000000000111111111111111RAM11111000000000001111111111111111第第15页页第一章第一章 计算机系统概论计算机系统概论(2) 连接电路连接电路片内寻址：片内寻址：

13、8K芯片芯片片内片内13根根 A12A02K芯片芯片片内片内11根根 A10A0片间寻址：片间寻址：前前32K A15A14A13 0 0 0 0 0 1 0 1 0 0 1 1最后最后2K 1 1 1 加加 A12A11 1 100001FFF2000 3FFF6000 7FFFF800FFFF4000 5FFF63488第第16页页第一章第一章 计算机系统概论计算机系统概论A B CY0 Y1 Y2 Y3 Y7。MREQA0 A12A0 A12A0 A12A0 A12A0 A10CSCSCSCSCSR/WR/WR/WR/W第第17页页第一章第一章 计算机系统概论计算机系统概论【例】【例】已

14、知已知cache / cache / 主存系统效率为主存系统效率为85% 85% ，平均访问时间，平均访问时间为为60ns60ns，cache cache 响应时间为主存的响应时间为主存的20%20%，求主存储器周期，求主存储器周期是多少？是多少？cachecache命中率是多少？命中率是多少？【解】【解】： 已知已知 tc/ta=85%，ta=60ns 故故 tc=51ns 而而 tc=20%tm，因此，因此 tm=255ns 而而 ta=htc+(1-h)tm h=(tm-ta)/(tm-tc)=195ns/204ns=95.6%第第18页页第一章第一章 计算机系统概论计算机系统概论【例】

15、【例】CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。 【解】【解】先求出命中率及倍率：先求出命中率及倍率： 95.010019001900mccNNNh550250mcttrcache/主存系统的效率： %3.8395.0)51(51)1(1hrre平均访问时间平均访问时间： nsnsnsthhttmca60250)95. 01 (5095. 0)1 (nsnsettca60833.050或或第第19页页第一章第一章 计算机系统概论计算机系统概论第

16、四章第四章 指令系统指令系统本章要求：本章要求：1. 按指令复杂度分：精简指令系统计算机（按指令复杂度分：精简指令系统计算机（RISC）、复杂）、复杂指令系统计算机（指令系统计算机（CISC）。）。2. 指令格式指令格式 操作码字段和地址码字段操作码字段和地址码字段3. 指令的寻址方式指令的寻址方式 顺序、跳跃顺序、跳跃4. 操作数的寻址方式操作数的寻址方式 寻址方式特点、寻址方式特点、EA、最大寻址空间。、最大寻址空间。5. 综合分析综合分析第第20页页第一章第一章 计算机系统概论计算机系统概论【例】【例】： 一种二地址一种二地址RS型指令的结构如下所示：型指令的结构如下所示：OP通用寄存器

17、通用寄存器IX偏移量偏移量D6位位 4位位 1位位 2位位 16位位 其中其中I为间接寻址标志位，为间接寻址标志位，X为寻址模式字段，为寻址模式字段，D为偏移量字段，通过为偏移量字段，通过I，X，D的组合，可构成下表所示的寻址方式。请写出的组合，可构成下表所示的寻址方式。请写出6种寻址方式的名称。种寻址方式的名称。寻址方式举例寻址方式举例寻址方式寻址方式IX有效地址有效地址E算法算法说明说明（1）（2）（3）（4）（5）（6）000110000110110011EDE（PC）DE（R2）DE（R3）E（D）E（R1）D PC为程序计数器为程序计数器R2为变址寄存器为变址寄存器 R1为基址寄存器

18、为基址寄存器解解：（1）直接寻址）直接寻址（6）基址寻址）基址寻址 （2）相对地址）相对地址（3）变址寻址）变址寻址 （4）寄存器间接寻址）寄存器间接寻址（5）间接寻址）间接寻址第第21页页第一章第一章 计算机系统概论计算机系统概论【例例】某微机指令格式如下所示：某微机指令格式如下所示： 15 10 9 8 7 0OPXD 格式中 D 为位移量，X为寻址方式特征值： X=00 , 直接寻址； X=01, 用变址寄存器RI进行变址 X=10, 用基址寄存器RB进行寻址 X=11, 相对寻址 设（PC）=2000H，（RI）=0150H, (RB)=1889H，请确定如下指令的有效地址： （1）4

19、420H (2) 2244H (3)73ABH (4)3566H (5)6723H 第第22页页第一章第一章 计算机系统概论计算机系统概论【解】【解】： 1）X=00 , D=20H ,有效地址EA=20H 2) X=10 , D=44H ,有效地址EA=1889H+44H=18CDH 3) X=11 , D=ABH ,有效地址EA=2000H+ABH=20ABH 4) X=01 , D=66H ,有效地址EA=0150H+66H=01B6H 5) X=11 , D=23H ,有效地址EA=2000H+23H=2023H 15109870OPXD6位位2位位8位位第第23页页第一章第一章 计算

20、机系统概论计算机系统概论第五章第五章 中央处理器中央处理器本章要求本章要求：1. CPU的组成的组成 运算器运算器、控制器控制器和和Cache CPU主要寄存器主要寄存器 要求能看懂给出的要求能看懂给出的CPU模型及分析其数据流向模型及分析其数据流向2. 指令周期指令周期 指令周期指令周期 CPU周期（机器周期）周期（机器周期） 时钟周期（时钟周期（T周期、节拍脉冲）周期、节拍脉冲） 典典型指令周期型指令周期（取指阶段和执行阶段取指阶段和执行阶段），给定），给定CPU模型能写出指令的执行模型能写出指令的执行流程。流程。3. 微程序控制器微程序控制器 基本概念，微程序控制器组成，编码方式及分析计

21、算。基本概念，微程序控制器组成，编码方式及分析计算。第第24页页第一章第一章 计算机系统概论计算机系统概论CPUCPU的基本组成的基本组成 由运算器、运算器、cachecache和控制器控制器三大部分组成。第第25页页第一章第一章 计算机系统概论计算机系统概论 控制器控制器 由由程序计数器、指令寄存器、指令译码器、时程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器序产生器和操作控制器组成，组成，功能功能。 运算器运算器 由由算术逻辑单元算术逻辑单元(ALU)、累加寄存器、数据缓冲寄存器、累加寄存器、数据缓冲寄存器和状态条件寄存器和状态条件寄存器组成，组成，功能功能。 主要寄存器主要寄

22、存器 AC、PC、DR、AR、IR、PSW、通用寄存器等，名称、通用寄存器等，名称功能（用途）功能（用途）第第26页页第一章第一章 计算机系统概论计算机系统概论指令周期几个定义：指令周期几个定义：指令周期指令周期： CPU CPU从内存取出一条指令并执行这条指令的时间总和。从内存取出一条指令并执行这条指令的时间总和。CPUCPU周期周期： 又称又称机器周期机器周期，CPUCPU访问一次内存所花的时间较长，访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。因此用从内存读取一条指令字的最短时间来定义。 时钟周期时钟周期： 通常称为通常称为节拍脉冲节拍脉冲或或T T周期周期。一

23、个。一个CPUCPU周期包含若干周期包含若干个时钟周期。个时钟周期。 三者关系：一个指令周期包含若干个三者关系：一个指令周期包含若干个CPUCPU周期，一个周期，一个CPUCPU周期的功能由多个时钟周期来完成。周期的功能由多个时钟周期来完成。一般而言，一个指一般而言，一个指令周期最少包含两个令周期最少包含两个CPUCPU周期。周期。第第27页页第一章第一章 计算机系统概论计算机系统概论双总线结构机器的数据通路双总线结构机器的数据通路IRPCARDRR0 R1 R2 R3MXYA A总线总线B B总线总线IRiIRoPCiPCoDRiDRoR0iR0oR3iR3oARiR/WXiYi+-GALU

24、执行：执行：PCAR相应的微操作控制信号：相应的微操作控制信号：PCPCO O，G G，ARARi iALUO第第28页页第一章第一章 计算机系统概论计算机系统概论微命令和微操作微命令和微操作 控制部件与执行部件通过控制线控制线和反馈信息反馈信息进行联系。 微命令微命令 控制部件通过控制线向执行部件发出的各种控制命令。 微操作微操作 执行部件接受微命令后所进行的操作。在执行部件中是最基本的操作。其操作可以分为相容性或相斥性两种。 相容性的微操作相容性的微操作 是指在同时或同一个CPU周期内可以并行执行的微操作。 相斥性的微操作相斥性的微操作 是指不能在同时或不能在同一个CPU周期内并行执行的微

25、操作。 状态测试状态测试 控制部件与执行部件之间的另一种联系是反馈信息。执行部件通过反馈线向控制部件反映操作情况，以便使控制部件根据执行部件的“状态”来下达新的微命令，这也叫做“状态测试”。第第29页页第一章第一章 计算机系统概论计算机系统概论简单运算器模型简单运算器模型 其中其中ALU为算术为算术逻辑单元，逻辑单元，R1，R 2，R3为三个寄存器。三为三个寄存器。三个寄存器的内容都可个寄存器的内容都可以通过多路开关从以通过多路开关从ALU的的X输入端或输入端或Y输入端送至输入端送至ALU。而。而ALU的输出可以送往的输出可以送往任何一个寄存器或同任何一个寄存器或同时送往时送往R1，R2，R3

26、三个寄存器。三个寄存器。 在给定的数据通路中，多路开关的每个控制门仅是一个常闭的开关，它的一个输入端代表来自寄存器的信息，而另一个输入端则作为操作控制端。一旦两个输入端都有输入信号时，它才产生一个输出信号。从而在控制线能起作用的一个时间宽度中来控制信息在部件中流动。 相斥性操作：相斥性操作： （+，-，M） （4，6，8） （5，7，9）相容性操作：相容性操作： （1，2，3） （4，5） （8，9）等）等第第30页页第一章第一章 计算机系统概论计算机系统概论微程序控制器原理框图微程序控制器原理框图 它主要由控制存储器、微指令寄存器和地址转移逻辑控制存储器、微指令寄存器和地址转移逻辑三大部分组

27、成。 第第31页页第一章第一章 计算机系统概论计算机系统概论 微命令编码微命令编码，就是对微指令中的操作控制字段采用的表，就是对微指令中的操作控制字段采用的表示方法。通常有以下三种方法：示方法。通常有以下三种方法： 1.1.直接表示法直接表示法其特点是操作控制字段中的其特点是操作控制字段中的 每一位代表一个微命令。这种方每一位代表一个微命令。这种方法的优点是简单直观，其输出直接用于控制。缺点是微指令字较长，法的优点是简单直观，其输出直接用于控制。缺点是微指令字较长，因而使控制存储器容量较大。因而使控制存储器容量较大。 2.2.编码表示法编码表示法编码表示法是把一组相斥性的微命令信号组成一个小组

28、一组相斥性的微命令信号组成一个小组(即一个字段) ，然后通过小组(字段）译码器对每一个微命令信号进行译码 ，译码输出作为操作控制信号。 注意注意：每个组（字段）最少要留出一个代码表示：每个组（字段）最少要留出一个代码表示本段不发微命令本段不发微命令。3.3.混合表示法混合表示法 这种方法是把直接表示法与字段编码法混合使用，以便能综合考虑指令字长、灵活性、执行微程序速度等方面的要求。第第32页页第一章第一章 计算机系统概论计算机系统概论【例】【例】微地址寄存器有6位(A5-A0)，当需要修改其内容时，可通过某一位触发器的强置端S将其置“1”。现有三种情况： (1) 执行“取指”微指令后，微程序按IR的OP字段(IR3-IR0)进行16路分支； (2) 执行条件转移指令微程序时，按进位标志CF的状态进行2路分支； (3) 执行控制台指令微程序时，按IR4，IR5的状态进行4路分支