第十三讲 边沿触发器及其功能变换000课件

1、Digital Logic Circuit第13讲 边沿触发器及触发器功能变换第 13 讲n 课时授课计划n 课 程 内 容Digital Logic Circuit第13讲 边沿触发器及触发器功能变换内容：1.边沿触发器 2.主从触发器目的与要求： 1. 掌握触发器的边沿触发方式和主从触发方式。 2. 掌握各种逻辑功能的触发器：RS、D、JK、T、 T的逻辑功能。 3. 掌握查手册了解MSI触发器的逻辑功能和性能 的方法。重点与难点： 1. 正确理解触发器的逻辑功能和触发方式。 2. 熟练掌握触发器的特性方程。 难点：触发方式、特性表、驱动表的正确理解。 Digital Logic Circ

2、uit第13讲 边沿触发器及触发器功能变换课堂讨论： D 触发器的特性方程中没有出现Q n，那么它 是时序电路吗？复习（提问）： 时序电路的一些基本概念复习：现态、次态、 0/1状态、复位端、置位端、低电平有效、RS 触发器的特性表、驱动表、特性方程、状态转 换图。 本节中，不详细分析触发器具体电路的工作原理，只简单了解即可。因为集成触发器的学习以应用为主，不强调内部电路。 重点：逻辑功能、触发方式。 克服空翻边沿触发方式和主从触发方式Digital Logic Circuit第13讲 边沿触发器及触发器功能变换边沿触发器边沿触发器为何要用边沿触发器？ 同步触发方式存在空翻，为了克服空翻。 边

3、沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。 边沿触发器主要有维持阻塞D触发器，边沿JK触发器、CMOS边沿触发器等。 以下各边沿触发器的具体电路不详细分析其工作原理，只简单了解即可。因为集成触发器的学习以应用为主，不强调内部电路。Digital Logic Circuit第13讲 边沿触发器及触发器功能变换TTL边沿触发器边沿触发器1.电路结构电路结构 逻辑符号中“”表示边沿触发输入。 加小圆圈：表示下降沿有效触发。 不加小圆圈：表示上升沿有效触发。TTL边沿JK触发器逻辑图和逻辑符号2.逻辑功能逻辑功

4、能nnnQKQJQ1式中：Q n+1为CP下降沿到来后的状态；其余为CP到来前的状态。 J CP K Q Q J KQ Q曾用符号 J CP K 1J 1KQ Q国标符号 CP C1Digital Logic Circuit第13讲 边沿触发器及触发器功能变换工作过程：工作过程： 在CP等于0期间，与非门3、4及与门A、D均被封锁，基本触发器（门1、2）经过门B、C处于保持状态，输入数据J、K不会被接收。 在CP等于1期间，基本触发器可以通过与J、K无关的与门A、D而处于保持状态，此时J、K数据能经门3、4到达与门B、C的输入端，但它无法进入基本触发器。如，若触发器的原始状态为Q=0，那么此时

5、的门4被Q=0封锁，经门3到达门B的输入的输入数据将会被门A的“1”输出封锁在与或非门1之外，从而使B门的输入不能进入基本触发器。 当CP的负跳变来到时，就会产生两方面的情况。首先，CP将关闭门A、D，从而破坏了基本触发器保持状态的条件，使已进入与门B或C的数据能进入基本触发器。随后，CP的负沿封锁了门3、4，从而把与门B、C打开，又使基本触发器通过门B、C处于保持状态。然而，基本触发器能否可靠地翻转，取决于内部一些门的延迟时间。若电路参数选得合理，使与门A、D关闭较快，使门3、4关闭时间较慢，并且基本触发器翻转较快，那么在门A、D关闭的同时，进入B、C的输入数据在基本触发器翻转稳定后，门3、

6、4输出信息才消失，这样，触发器才能可靠地接收数据。 由于CP正跳变来到时，CP要打开与门A、D和与非门3、4。如果使门A、D的开启比与非门3、4的开启快，就能确保CP正跳变来到时触发器仍处于保持状态，否则触发器就要接收数据。 上图所示的触发器就是利用门A、D的开启快于门3、4的开启；门A、D的关闭快于门3、4的关闭以及基本触发器翻转较快来实现负沿触发的。Digital Logic Circuit第13讲 边沿触发器及触发器功能变换3.具有直接置具有直接置0和置和置1端的边沿端的边沿JK触发器触发器 下图为下降沿触发的边沿JK触发器74LS112。置0（ ）置1（ ）端均为低电平有效，异步方式（

7、不受CP的影响）。DRDS异步置位端与门3、4相连的原因，以置0端为例： 假设在置0信号作用期间J=1，若 只和C、D相连而不与门3相连，则当CP负跳变来到时，门A输出的负跳变就一定比门B输出的正跳变提前来到，于是在Q端就会出现一个正向的尖峰脉冲信号。 若用 信号去封锁门3，那么CP的负跳变就不能到达门B，这样也就消除了尖峰信号。DRDRDigital Logic Circuit第13讲 边沿触发器及触发器功能变换4.JK触发器构成的触发器构成的T触发器和触发器和T触发器触发器T触发器：具有保持和翻转功能的触发器。T触发器：只具有翻转功能的触发器。1.JK触发器T触发器 令JK触发器的J=K=

8、T，可得T触发器的特性方程为：nnnnnQTQTQKQJQ1（CP脉冲下降沿到来有效）T触发器的逻辑功能为： T=1时：每输入一个时钟脉冲CP，触发器的状态翻转一次； T=0时：输入时钟脉冲CP时，触发器的状态保持不变。T触发器的作用：计数。1J C11KTQQCPDigital Logic Circuit第13讲 边沿触发器及触发器功能变换2.JK触发器T触发器 令JK触发器的J=K=1，可得T触发器的特性方程为：nnQQ1（CP脉冲下降沿到来有效）T触发器是T触发器在T=1时的特例。1J C11K1QQCPDigital Logic Circuit第13讲 边沿触发器及触发器功能变换集成边

9、沿集成边沿JK触发器触发器(a) 74LS112 的引脚图 16 15 14 13 12 11 10 974LS112 1 2 3 4 5 6 7 8VCC 1RD 2RD 2CP 2K 2J 2SD 2Q1CP 1K 1J 1SD 1Q 1Q 2Q GND(b) CC4027 的引脚图 16 15 14 13 12 11 10 9CC4027 1 2 3 4 5 6 7 8VDD 2Q 2Q 2CP 2RD 2K 2J 2SD1Q 1Q 1CP 1RD 1K 1J 1SD VSS74LS112为CP下降沿触发。CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。Digital

10、 Logic Circuit第13讲 边沿触发器及触发器功能变换边沿边沿D触发器触发器工作原理工作原理G5 G6G1 G2CPG3 从 G4&Q Q1G7 主 G8&1D1QmQm&（1）CP0时，门G7、G8被封锁，门G3、G4打开，从触发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号D不起作用。（2）CP1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP1期间始终都有Qm=D。Digital Logic Circuit第13讲 边沿触发器及触发器功能变换G5 G6G1 G2CPG3 从 G4&Q Q1G7 主 G8&1D1Q

11、mQm&DQn1下降沿时刻有效（3）CP下降沿到来时，封锁门G7、G8，打开门G3、G4，主触发器锁存CP下降时刻D的值，即Qm=D，随后将该值送入从触发器，使Q=D、Q=D。（4）CP下降沿过后，主触发器锁存的CP下降沿时刻D的值被保存下来，而从触发器的状态也将保持不变。综上所述，边沿D触发器的特性方程为： Digital Logic Circuit第13讲 边沿触发器及触发器功能变换 D CP Q Q DQ Q曾用符号 D CP 1DQ Q国标符号 CP C1逻辑符号逻辑符号Digital Logic Circuit第13讲 边沿触发器及触发器功能变换 14 13 12 11 10 9 8

12、74LS74 1 2 3 4 5 6 7VCC 2RD 2D 2CP 2SD 2Q 2Q1RD 1D 1CP 1SD 1Q 1Q GND 14 13 12 11 10 9 8CC4013 1 2 3 4 5 6 7VCC 2Q 2Q 2CP 2RD 2D 2SD1Q 1Q 1CP 1RD 1D 1SD VSS (a) 74LS74引脚排列图 (b) CC4013引脚排列图集成边沿集成边沿D触发器触发器：CC4013的异步输入端RD和SD为高电平有效。CP上升沿触发Digital Logic Circuit第13讲 边沿触发器及触发器功能变换维持阻塞维持阻塞D触发器触发器1.电路结构电路结构逻辑

13、图逻辑符号Digital Logic Circuit第13讲 边沿触发器及触发器功能变换2.逻辑功能与触发方式逻辑功能与触发方式 1）逻辑功能）逻辑功能若输入D=1在CP=0时，保持。 因D=1，G6输入全1，输出Q6=0，使Q4=1，Q5=1。当CP由0跃变到1时，触发器置1。 在CP=1期间，线阻塞了置0通路，故称其为置0阻塞线。线维持了触发器的1状态，故称其为置1维持线。若输入D=0在CP=0时，保持。 因D=0，G6输出Q6=1，这时，G5输入全1，输出Q5=0。当CP由0跃变到1时，触发器置0。 在CP=1期间，线维持了触发器的0状态，故称其为置0维持线。 线阻塞了置1通路，故称其为

14、置1阻塞线。 可见，它的逻辑功能和前面讨论的同步D触发器的相同。因此，其特性表、驱动表和特性方程也相同。Digital Logic Circuit第13讲 边沿触发器及触发器功能变换2）触发方式）触发方式边沿边沿 维持阻塞D触发器是用时钟脉冲上升沿触发的。因此，又称为边沿D触发器。 Q n+1=D（CP上升沿到来有效） 式中的D信号指CP上升沿到来前的状态。 Q n+1为CP上升沿到来后的状态。Digital Logic Circuit第13讲 边沿触发器及触发器功能变换具有直接置具有直接置0和置和置1端的维持阻塞端的维持阻塞D触发器触发器 下图为上升沿触发的维持阻塞D触发器74LS74的逻辑

15、图和逻辑符号。 ：直接（异步）置0端； ：直接（异步）置1端；均为低电平有效；直接（异步）：指不受CP的影响。DRDSDigital Logic Circuit第13讲 边沿触发器及触发器功能变换D触发器构成的触发器构成的T触发器和触发器和T触发器触发器1.D触发器T触发器nnnQTQTDQ1（CP脉冲上升沿到来有效）令 D=T Q n2.D触发器T触发器nnQDQ1（CP脉冲上升沿到来有效）nQD 令Digital Logic Circuit第13讲 边沿触发器及触发器功能变换主从触发器主从触发器1.主从触发器与边沿触发器一样可以克服空翻。主从触发器与边沿触发器一样可以克服空翻。2.结构：主

16、从结构结构：主从结构。内部有相对称的主触发器和从触发器。3.触发方式：主从式。触发方式：主从式。主、从两个触发器分别工作在CP两个不同的时区内。 总体效果上与边沿触发方式相同。 状态更新的时刻只发生在CP信号的上升沿或下降沿。4.优点：优点：在CP的每个周期内触发器的状态只可能变化一次，能提高触发器的工作可靠性。 主从触发器是在同步RS触发器的基础上发展出来的。 各种逻辑功能的触发器都有主从触发方式的触发器，即： 主从RS触发器、主从JK触发器、主从D触发器、 主从T触发器、主从T触发器。Digital Logic Circuit第13讲 边沿触发器及触发器功能变换主从主从RS触发器触发器1.

17、电路结构电路结构 由两个同步RS触发器串联组成，上面的为从触发器，下面的为主触发器。 G9门的作用是将CP反相，使主、从两个触发器分别工作在两个不同的时区内。G5 G6G1 G2G7 主触发器 G8Qm QmG3 从触发器 G4&Q Q&1S R CPCPG9(a) 逻辑电路&（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有： 从触发器控制门G3、G4封锁，其状态保持不变。01RSQRSQnmnm工作原理工作原理Digital Logic Circuit第13讲 边沿触发器及触发器功能变换G5 G6G1 G2G7 主触发器 G8Qm QmG3 从触发器

18、G4&Q Q&1S R CPCPG9&（2）输出信号过程CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、 的值当然不可能改变。01RSQRSQnnCP下降沿到来时有效Q特性方程特性方程Digital Logic Circuit第13讲 边沿触发器及触发器功能变换 Q Q S RS CP RQ Q(b) 曾用符号 1S 1RS CP RQ Q(c) 国标符号CPC1逻辑符号逻辑符号电路特点电

19、路特点主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。Digital Logic Circuit第13讲 边沿触发器及触发器功能变换主从主从JK触发器触发器1.电路结构电路结构G1 G2J K CP G7 主 G8G5 G6 G3 从 G4Q Q1G9Qm Qm&nnKQRQJS 下降沿到来时有效CPQKQJQKQQJQRSQnnnnnnn 1代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：将主从JK触发器没有约束。Digital

20、 Logic Circuit第13讲 边沿触发器及触发器功能变换J K QnQn+1功能0 0 00 0 101nnQQ1 保持0 1 00 1 10001nQ 置 01 0 01 0 11111nQ 置 11 1 01 1 110nnQQ1 翻转特性表、时序图特性表、时序图CPJKQDigital Logic Circuit第13讲 边沿触发器及触发器功能变换 Q Q J KJ CP KQ Q曾用符号 1J 1KJ CP KQ Q国标符号CPC1电路特点电路特点逻辑符号逻辑符号主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触

21、发翻转的特点。输入信号J、K之间没有约束。存在一次变化问题。Digital Logic Circuit第13讲 边沿触发器及触发器功能变换G1 G2J K CP G7 G8G5 G6 G3 G4Q Q1G9RDSD&带清零端和预置端的带清零端和预置端的主从主从JK触发器触发器RD=0，直接置001111001SD=0，直接置1G1 G2J K CP G7 G8G5 G6 G3 G4Q Q1G9RDSD&10001111Digital Logic Circuit第13讲 边沿触发器及触发器功能变换 SDJ CP K RD Q QSD RD J KJ CP KQ Q曾用符号国标符号CPRDSD S

22、 1J 1K R Q QC1带清零端和预置端的带清零端和预置端的主从主从JK触发器的逻辑符号触发器的逻辑符号Digital Logic Circuit第13讲 边沿触发器及触发器功能变换集成主从集成主从JK触发器触发器 14 13 12 11 10 9 87472 1 2 3 4 5 6 7VCC SD RD K3 K2 K1 Q(b) 7472 的引脚图(a) 74LS76 的引脚图 16 15 14 13 12 11 10 974LS76 1 2 3 4 5 6 7 81K 1Q 1Q GND 2K 2Q 2Q 2J1CP 1SD 1RD 1J VCC2CP 2SD 2RDNC CP J1

23、 J2 J3 Q GND321KKKK 321JJJJ 低电平有效低电平有效CP下降沿触发Digital Logic Circuit第13讲 边沿触发器及触发器功能变换 1J 2K S RSD J1 J2 J3 CP K1 K2 K3 RDQ QCP&与输入主从与输入主从JK触发器的逻辑符号触发器的逻辑符号 主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。Digital Logic Circuit第13讲 边沿触发器及触发器功能变换总结：触发器的两要素总结：触发器的两要素一、逻辑功能一、逻辑功能 1.描述方法：描述方法：逻辑符号、特性表、驱动表、特性方程 1）逻辑符号）逻辑符号 “”：表示边沿触发输入。 小圆圈：表示下降沿有效触发。 无小圆圈：表示上升沿有效触发。 “”：表示主从触发输出。D