合肥学院数字逻辑第四章

1、2022年5月1日12022年5月1日2第第4 4章章 组合逻辑电路组合逻辑电路数字电路分类：组合逻辑电路和时序逻辑电路。组合逻辑电路：电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。 组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。每一个输出变量是全部每一个输出变量是全部或部分输入变量的函数：或部分输入变量的函数：L1 1= =f1 1（A1 1、A2 2、Ai）L2 2= =f2 2（A1 1、A2 2、Ai） Lj= =fj（A1 1、A2 2、Ai） 组合组合逻辑逻辑电路电路A1A2AiL1L2Lj组合电路的一般结构2022年5月1日34.1

2、 组合逻辑电路的分析方法组合逻辑电路的分析方法1. 分析的主要步骤如下： (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能，并对原电路的设计方案进并对原电路的设计方案进行评定，必要时提出改进意见和改进方案行评定，必要时提出改进意见和改进方案 。所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。组组合合逻逻辑辑电电路路逻逻辑辑表表达达式式最最简简表表达达式式真真值值表表逻逻辑辑功功能能化化简简变变换换2022年5月1日4例例4-1 组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。2. 举例说明组合逻辑电路的分析

3、方法举例说明组合逻辑电路的分析方法 解：（1）由逻辑图逐级写出表达式（借助中间变量）由逻辑图逐级写出表达式（借助中间变量P）。）。 PABCLAPBPCPAABCBABCCABC&1ABCLP2022年5月1日5解：（1）由逻辑图逐级写出表达式（借助中间变量）由逻辑图逐级写出表达式（借助中间变量P）。）。（2）化简与变换：）化简与变换：（3）由表达式列出真值表。）由表达式列出真值表。PABCLAPBPCPAABCBABCCABC()LABC ABCABCABCABCABC （4）分析逻辑功能）分析逻辑功能 ： 当当A、B、C三个变量不一致三个变量不一致时，输出为时，输出为“1”，所以这个，所以

4、这个电路称为电路称为“不一致电路不一致电路”。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C01111110 L 真值表真值表2022年5月1日62022年5月1日7 解：为了方便写表达式，在图中标注中间变量，比如F1、F2和F3。SBABABABABAABBABAABBABABFAFFF)(1132ABABFC12022年5月1日8表4-2 例4-2真值表该电路实现两个一位二进制数相加的功能。S是它们的和，C是向高位的进位。由于这一加法器电路没有考虑低位的进位，所以称该电路为半加器。根据S和C的表达式，将原电路图改画成图4-2（c）所示的逻辑图。图

5、4-2（c）逻辑图S = A B C = AB2022年5月1日9例例4-34-3：试分析图试分析图4-3所示逻辑电路的功能。所示逻辑电路的功能。 表达式表达式01012123233BBGBB GBBGBG图4-3 例4-3的逻辑电路图2022年5月1日10自然二进制码自然二进制码格雷码格雷码B3B2B1B0 G3G2G1G0 0 0 0 00 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0

6、1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0 真值表真值表01012123233BBGBB GBBGBG自然二进制码至格雷码的转自然二进制码至格雷码的转换电路换电路。 分析功能分析功能 表达式表达式2022年5月1日11.组合逻辑电路的设计步骤： (1)(1)分析设计要求，设置输入输出变量并逻辑赋值；分析设计要求，设置输入输出变量并逻辑赋值； (2)(2)列真值表；列真值表； (3)(3)写出逻辑表达式

7、，并化简；写出逻辑表达式，并化简； (4)(4)画逻辑电路图。画逻辑电路图。与分析过程相反，组合逻辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。实实际际逻逻辑辑问问题题最最简简（或或最最逻逻辑辑图图化化简简变变换换真真值值表表逻逻辑辑表表达达式式合合理理）表表达达式式2022年5月1日122. 组合逻辑电路设计方法举例。 例4-4 一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。解：(1)分析设计要求，设输入输出变量并逻

8、辑赋值； 输入变量：烟感A 、温感B，紫外线光感C； 输出变量：报警控制信号Y。 逻辑赋值：用1表示肯定，用0表示否定。2022年5月1日13 (2)列真值表； 把逻辑关系转换成数字表示形式； 表4-2 例4-4真值表 (3) 由真值表写逻辑表达式，并化简； 化简得最简式：2022年5月1日14 （5 5）如果，要求用与非门实现该逻辑电路，就应将表）如果，要求用与非门实现该逻辑电路，就应将表达式转换成达式转换成与非与非与非与非表达式：表达式： 得最简与得最简与或表达式：或表达式：（4 4）画出逻辑图）画出逻辑图: :YABBCAC画出逻辑图画出逻辑图: : YABBCACAB BC ACBC&

9、A&Y&1YABC2022年5月1日15 (6) 画逻辑电路图： 如果作以下变换： 用一个与或非门加一个非门就可以实现， 其逻辑电路图如下图所示。2022年5月1日16v例例4-5 设计一个比较两个三位二进制数是否相设计一个比较两个三位二进制数是否相等的数值比较器。等的数值比较器。 解解 令：两个令：两个3位二进制数分别为位二进制数分别为A=a3a2a1，B=b3b2b1，比较结果为函数，比较结果为函数F。当。当A=B时，时，F为为1；否则；否则F为为0。 显然，显然，这是一个有这是一个有6个输入变量，个输入变量，1个输出个输出函数的组合逻辑电路函数的组合逻辑电路。 建立给定问题的逻辑描述建立

10、给定问题的逻辑描述 要使二进制数要使二进制数A=B，则必须满足，则必须满足a3=b3且且a2=b2且且a1=b1；而；而ai=bi，则则ai和和bi同时为同时为0或者或者同时为同时为1两种可能，因此，该问题可用逻辑表两种可能，因此，该问题可用逻辑表达式描述如下：达式描述如下：2022年5月1日17v 求出逻辑函数最简表达式求出逻辑函数最简表达式 假定将上述逻辑表达式展开成假定将上述逻辑表达式展开成“与与-或或”表达式，表达式，则表达式中包含则表达式中包含8个个6变量变量“与项与项”。所以该函数不所以该函数不能化简能化简v 选择逻辑门类型并进行逻辑函数变换选择逻辑门类型并进行逻辑函数变换 假定采

11、用异或门和或非门实现给定功能，可将逻假定采用异或门和或非门实现给定功能，可将逻辑表达式作如下变换：辑表达式作如下变换：2022年5月1日18l 画出逻辑电路图。画出逻辑电路图。lF =(a3 b3)+(a2 b2)+(a1 b1)=1 a3b3=1 a2b2=1 a1b1F1 2022年5月1日19 实际提出的设计要求是形形色色的，往往除了复杂之外，实际提出的设计要求是形形色色的，往往除了复杂之外，还存在某些特殊情况需要考虑。为了在各种特殊情况下还存在某些特殊情况需要考虑。为了在各种特殊情况下能设计出最简的逻辑电路，必须针对具体问题作出具体能设计出最简的逻辑电路，必须针对具体问题作出具体的分析

12、和处理。的分析和处理。 下面就几个常见问题进行讨论。下面就几个常见问题进行讨论。 一、包含无关条件的组合逻辑电路设计一、包含无关条件的组合逻辑电路设计 在某些实际问题中，常常由于输入变量之间存在的相互制约或问题的某种特殊限定等，使得输入变量的某些取值组合根本不会出现，或者虽然可能出现，但对在这些输入取值组合下 函数的值是为1还是为0并不关心。通常把这类问题称为包含无关条件的逻辑问题包含无关条件的逻辑问题；与这些输入取值组合对应的最小项称为无关最小项无关最小项，简称为无无关项或者任意项关项或者任意项；描述这类问题的逻辑函数称为包含无包含无关条件的逻辑函数关条件的逻辑函数。2022年5月1日20l

13、例如，假定用A、B、C表示计算机中的、运算，并令变量取值1执行相应运算，则A、B、C三个变量不允许两个或两个以上同时为1，从而A、B、C只允许出现000，001，010，100四种取值组合；l不允许出现110 ，101， 011 ， 111四种组合，即包含无关最小项 。与A、B、C相关的逻辑函数称为包含无关条件的逻辑函数。含无关条件的逻辑函数。 当采用最小项之和表达式描述一个包含无关条件的当采用最小项之和表达式描述一个包含无关条件的逻辑问题时，函数表达式中是否包含无关项以及对无逻辑问题时，函数表达式中是否包含无关项以及对无关项是令其值为关项是令其值为1还是为还是为0，并不影响函数的实际逻辑，并

14、不影响函数的实际逻辑功能。功能。因此，在化简这类逻辑函数时，利用这种随意因此，在化简这类逻辑函数时，利用这种随意性往往可以使逻辑函数得到更好地简化，从而使设计性往往可以使逻辑函数得到更好地简化，从而使设计的电路达到更简。的电路达到更简。 ABCABC ABC ABC， 一、包含无关条件的组合逻辑电路设计一、包含无关条件的组合逻辑电路设计 2022年5月1日21l例例6 设计一个组合逻辑电路，用于判别以余设计一个组合逻辑电路，用于判别以余3码表码表示的示的1位十进制数是否为合数。位十进制数是否为合数。 解解 由题意可知，该电路输入为1位十进制数的余3码，输出为对其值进行判断的结果。l 设输入变量

15、为A、B、C、D，输出函数为F，当ABCD表示的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。l 因为按照余3码的编码规则，ABCD的取值组合不允许为0000、0001、0010、1101、1110、1111，故该问题为包含无关条件的逻辑问题，与上述6种取值组合对应的最小项为无关项，即在这些取值组合下输出函数F的值可以随意指定为1或者为0，通常记为d。 一、包含无关条件的组合逻辑电路设计一、包含无关条件的组合逻辑电路设计 2022年5月1日22l据此，可建立描述该问题的真值表如表4.4所示。根据真值表可写出F的逻辑表达式为F(A,B,C,D) = m(7,9,11,12)+d(0

16、,1,2,13,14,15) 一、包含无关条件的组合一、包含无关条件的组合 逻辑电路设计逻辑电路设计 2022年5月1日23不考虑无关项不考虑无关项: 函数F的卡诺图如图 (a)所示，合并卡诺图上的1方格，可得到化简后的逻辑表达式为F(A,B,C,D)=ABD+ABCD+ABCD 若考虑无关项若考虑无关项: F的卡诺图如图 (b)所示，根据合并的需要将卡诺图中的无关项d(13，14，15)当成1处理，而把d(0,1,2)当成0处理，可得到化简后的逻辑表达式为 F(A,B,C,D)=AB+AD+BCD显然，后显然，后一个表达一个表达式比前一式比前一个表达式个表达式更简单。更简单。2022年5月1

17、日24 假定采用与非门组成实现给定逻辑功能的电路，可将F的最简表达式变换成与非-与非表达式： 一、包含无关条件的组合逻辑电路设计一、包含无关条件的组合逻辑电路设计 相应的逻辑电路图如图所示。可见，设计包含无关可见，设计包含无关条件的组合逻辑电路条件的组合逻辑电路时，恰当地利用无关时，恰当地利用无关项进行函数化简，通项进行函数化简，通常可使设计出来的电常可使设计出来的电路更简单。路更简单。2022年5月1日25l 实际问题中，大量存在着由同一组输入变量产生多个输出函数的问题，实现这类问题的组合逻辑电路称为多输出函数的组合逻辑电路。 设计多输出函数的组合逻辑电路时，如果只是孤立地求出各输出函数的最

18、简表达式，然后画出相应逻辑电路图并将其拼在一起，通常不能保证逻辑电路整体最简。l 因为各输出函数之间往往存在相互联系，具有某些共同的部分，因此这类电路达到最简的关键是在函数化简时找出各输出函数的公用项，使之在逻辑电路中实现对逻辑门的共享，从而达到电路整体结构最简。2022年5月1日26例例7 设计一个全加器（逻辑门自选）。设计一个全加器（逻辑门自选）。 本章前面讨论过半加器电路，它是不考虑低位进位的加法器。全加器能把本位两个加数An 、 Bn 和来自低位的进位Cn-1三者相加，得到求和结果Sn 和该位的进位信号Cn 。由此可知，全加器由此可知，全加器有有3个输入变量个输入变量An 、 Bn、

19、Cn-1 ，2个输个输出函数出函数Sn和和Cn表示。表示。2022年5月1日27 表3-12 全加器 的真值表Sn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1An Bn Cn-1由真值表写最小项之和式，再稍加变换得：1111111)()(nnnnnnnnnnnnnnnnnnnnnnCBACBACBACBACBACBACBAS2022年5月1日28nnnnnnnnnnnnnnBACBABACBACBAC111)(Sn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0

20、 10 11 1 00 11 1 11 1An Bn Cn-1由真值表写最小项之和式，再稍加变换得：2022年5月1日29 图 全加器（a）电路图 （b）逻辑符号1nnnnCBASnnnnnnBACBAC1)(由表达式得逻辑图：公共项公共项2022年5月1日30l 在某些问题的设计中，为了减少各部件之间的连线，只给逻辑电路的输入端提供原变量，不提供反变量。设计这类电路时，直截了当的办法是当需要某个反变量时，就用一个非门将相应的原变量转换成反变量，但这样处理往往是不经济的。因此，通常采用适当的方法进行处理，以便尽可能减少非门数量。2022年5月1日31 例例8 输入变量中无反变量时，用与非门实现

21、如下逻辑输入变量中无反变量时，用与非门实现如下逻辑函数：函数： 解 因为给定函数已经是最简因为给定函数已经是最简“与与-或或”表达式，故可表达式，故可直接变换成直接变换成与非与非-与非与非表达式表达式 相应逻辑电路如右图所示。较复杂2022年5月1日32如果对函数F的表达式作如下整理 ，即 相应逻辑电路如右图所示。较简洁2022年5月1日33l例例9 设计一个组合逻辑电路，用来判断献血设计一个组合逻辑电路，用来判断献血者与受血者血型是否相容。血型相容规则者与受血者血型是否相容。血型相容规则如表如表4.6所示，表中用所示，表中用表示两者血型相表示两者血型相容。容。2022年5月1日34l解解 由

22、题意可知，电路输入变量为献血者血型和受血者血型。l血型共4种，可用两个变量的4种编码进行区分。设变量WX表示献血者血型，YZ表示受血者血型，血型编码如表4.7所示 2022年5月1日35l若电路输出用F表示，则当输血者与受血者血型相容时，F为1，否则F为0 。可根据血型相容规则直接写出输出函数F的表达式： 2022年5月1日36l由化简后的表达式可知，在无反变量提供的情况下，若通过直接加非门产生反变量 ，则组成实现给定功能的电路时需9个逻辑门，其中4个非门用来产生4个输入变量的反变量 。F=WXZ+YZ+XYZ+WX用与非门组成实现给定功能的逻辑电路图如右图所示。 2022年5月1日37 分析

23、上述设计过程不难发现，对该问题的逻辑描述与血型编码是直接相关的。为了减少逻辑表达式中反变量个数，进一步简化电路结构，可调整血型编码如表4.8所示。 根据新的编码方案和血型相容规则，可写出输出函数F的表达式：2022年5月1日38l该函数表达式中仅含两个反变量，假定采用或非门实现给定功能，可将函数表达式变换成 “或非-或非”表达式： l l逻辑电路图如上图所示，电路中只使用了5个逻辑门。 关于无反变量提供时如何使组合电路达到最简的关于无反变量提供时如何使组合电路达到最简的问题，至今尚无一种系统而有效的方法，只能由设计问题，至今尚无一种系统而有效的方法，只能由设计者根据具体问题进行灵活处理。者根据

24、具体问题进行灵活处理。F= W+YX+Z()()2022年5月1日394.3 4.3 组合电路中的险象组合电路中的险象一、竞争与险象一、竞争与险象竞争：竞争：险象：险象：在组合电路中，信号经由不同的途径达到某一会合点的在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后时间有先有后的现象。的现象。由于竞争而引起电路输出发生瞬间错误现象。表现为输由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。出端出现了原设计中没有的窄脉冲，常称其为毛刺。AA1&Y1AAY1(a)(b)11Y2AAY2(a)(b)产生竞争险象的原因：主要是门电路的延迟时间产生

25、的。产生竞争险象的原因：主要是门电路的延迟时间产生的。干扰信号01AAY12AAY2022年5月1日40按错误输出脉冲信号的极性可分为按错误输出脉冲信号的极性可分为“0”型险象与型险象与“1”型险象。型险象。 “0”型险象：型险象：错误输出信号为负脉冲。错误输出信号为负脉冲。 “1”型险象：型险象：错误输出信号为正脉冲。错误输出信号为正脉冲。4.3 4.3 组合电路中的竞争与险象组合电路中的竞争与险象AA1&Y1AAY1(a)(b)11Y2AAY2(a)(b)“1”型险象型险象“0”型险象型险象2022年5月1日41注意：注意：并不是所有的竞争都会产生错误输出。并不是所有的竞争都会产生错误输出

26、。通常，把不产生错误输出的竞争称谓通常，把不产生错误输出的竞争称谓非临界竞争非临界竞争， 而导致错误输出的竞争称谓而导致错误输出的竞争称谓临界竞争临界竞争。注意：注意：组合电路中的险象是一种瞬态现象组合电路中的险象是一种瞬态现象，它表现为在输出端产生不应有的尖脉冲，暂时地破坏正常逻辑关系。一旦瞬态过程结束，即可恢复正常逻辑关系。 4.3 4.3 组合电路中的竞争与险象组合电路中的竞争与险象2022年5月1日42二、险象的判断二、险象的判断判断方法代数法代数法卡诺图法卡诺图法代数法：代数法： 第一步：第一步： 检查函数表达式中是否存在具备竞争条件的变量，即是否有某个变量X同时以原变量和反变量的形

27、式出现在函数表达式中。 第二步：第二步：若存在具备竞争条件的变量X，则消去函数式中的其他变量,看函数表达式是否会变为 或者 的形式。若会，则说明对应的逻辑电路可能产生险象。X+XX X 2022年5月1日43例例1 已知描述某组合电路的逻辑函数表达式为 试判断该逻辑电路是否可能产生险象。解解 由表达式可知，变量A和C均具备竞争条件，所以， 应对这两个变量分别进行分析。先考察变量A，为此将B和C的各种取值组合分别代入函数表达式中，可得到如下结果： 可见，当B=C=1时，A的变化可能使电路产生险象。类似地，将A和B的各种取值组合分别代入函数表达式中，可由代入结果判断出变量C发生变化时不会产生险象。

28、 FAC+AB+AC2022年5月1日44例例2 试判断函数表达式表示的电路是否可能产生险象。F= A+BA+CB+C()()()解解 从给出的函数表达式可以看出，变量A和B均具 备竞争条件。考察变量B时，将A和C的各种取值组合分别代入函数表达式中，结果如下： 可见，当A=C=0时，B的变化可能使电路输出产生险象。用同样的方法考察A，可发现当B=C=0 时，A的变化也可能产生险象。 2022年5月1日45二、险象的判断二、险象的判断卡诺图法卡诺图法 如函数卡诺图上为简化作的圈相切，且相切处如函数卡诺图上为简化作的圈相切，且相切处又无其他圈包含，则可能有险象。又无其他圈包含，则可能有险象。如图所

29、示电路的卡诺图两圈相切，故有险象。如图所示电路的卡诺图两圈相切，故有险象。2022年5月1日46三、险象的消除三、险象的消除1. 1. 利用冗余项利用冗余项如图所示卡诺图，只要在两圈相切处增加一个圈（冗余），就能如图所示卡诺图，只要在两圈相切处增加一个圈（冗余），就能消除冒险。由此得函数表达式为消除冒险。由此得函数表达式为F=AC+BCF=AC+BC+AB2022年5月1日47. 吸收法吸收法消除险象的另一种方法是在组合电路输出端连接一个惯性延时消除险象的另一种方法是在组合电路输出端连接一个惯性延时环节。通常采用环节。通常采用RC电路作惯性延时环节，电路作惯性延时环节，如下图所示。但是如下图所

30、示。但是输出波形的前后沿将变坏输出波形的前后沿将变坏, , 在对波形要求较严格时，应再加整在对波形要求较严格时，应再加整形电路。形电路。三、险象的消除三、险象的消除FtFt 组组 合合电电 路路 x1x2x3xnxn-1FRFC实际上是个低实际上是个低通滤波器通滤波器2022年5月1日483. 选通法选通法 选通法不增加任何器件，仅仅是利用选通脉选通法不增加任何器件，仅仅是利用选通脉冲的作用，从时间上加以控制，使输出冲的作用，从时间上加以控制，使输出避开避开险象险象脉冲。脉冲。 三、险象的消除三、险象的消除 由于组合电路中的险象总是发生在输入信号发由于组合电路中的险象总是发生在输入信号发生变化的过程中，且险象总是以尖脉冲的形式输出。生变化的过程中