第10章时序逻辑电路引论

1、第第1010章章 时序逻辑电路引论时序逻辑电路引论 10.1 时序逻辑电路的基本概念时序逻辑电路的基本概念时序逻辑电路的时序逻辑电路的特点特点: :电路在任何时候的电路在任何时候的输出稳定值输出稳定值, ,不仅不仅与该时刻的与该时刻的输入信号输入信号有关有关, ,而且与该时刻以前的而且与该时刻以前的电路状态电路状态有关有关; ;电路结构具有电路结构具有反馈回路反馈回路. .10.1.1 时序逻辑电路的结构模型时序逻辑电路的结构模型XZQW组合电路组合电路存储电路存储电路外部输入信号外部输入信号外部输出信号外部输出信号 驱动信号驱动信号 状态信号状态信号其中其中X,Z,W,Q均可以是多变量均可以

2、是多变量. 描述时序逻辑电路的三个描述时序逻辑电路的三个方程方程:输出方程输出方程: Z(tn)=FX(tn),Q (tn) 驱动方程驱动方程: W(tn)=GX(tn),Q (tn) 状态方程状态方程: Q(tn+1)=HW(tn),Q (tn) 10.1.2 状态表和状态图状态表和状态图 描述时序电路的其它两种方法描述时序电路的其它两种方法: 状态表状态表输入输入 原状态原状态 新状态新状态 输出输出 X Qn Qn+1 Z输入输入原状态原状态QnQn+1/ZX新状态新状态/ 输出输出 状态图状态图QnQn+1X/Z原状态原状态新状态新状态输入输入/ 输出输出例例: 一时序电路有一个输入变

3、量一时序电路有一个输入变量x , 二个状态变量二个状态变量q1和和q2, 一个输出变量一个输出变量z . 两个状态变量的四种不同取值可定义电四种状态两个状态变量的四种不同取值可定义电四种状态:q1,q2=0,0Aq1,q2=0,1Bq1,q2=1,0Cq1,q2=1,1D x Qn Qn+1 z 0 A D 0 1 A C 1 0 B B 1 1 B A 0 0 C C 1 1 C D 0 0 D A 0 1 D B 1ACBD1/10/11/00/00/01/01/10/1假设电路的状态表和状态图如下图所示假设电路的状态表和状态图如下图所示:当当x 信号按信号按011 0 1 0 1 1 0

4、 0的顺序输的顺序输入电路时入电路时,电路的输出及状态变换如下电路的输出及状态变换如下:(设电路初态为设电路初态为A)时间时间 0 1 2 3 4 5 6 7 8 9 10原态原态 A D B A D B B A C C C 输入输入 0 1 1 0 1 0 1 1 0 0新态新态 D B A D B B A C C C输出输出 0 1 0 0 1 1 0 1 1 1 10.2 存储器件存储器件存储电路由存储电路由存储器件存储器件组成组成,能存储一位二值信号的器件能存储一位二值信号的器件称为称为存储单元电路存储单元电路.存储单元电路大多是存储单元电路大多是双稳态双稳态电路电路.双稳态电路双稳态

5、电路特点特点:具有两个稳定状态具有两个稳定状态,用用0 和和1表示表示,在无外信号作用时在无外信号作用时, 电路长期处于某个稳定状态，这两个稳定状态可用来电路长期处于某个稳定状态，这两个稳定状态可用来 表示一位二进制代码。表示一位二进制代码。它有一个或多个输入端，在它有一个或多个输入端，在 外加信号激励下，可使外加信号激励下，可使 电路从一个状态转换成另一个状态。电路从一个状态转换成另一个状态。两类存储单元电路两类存储单元电路 ：(1) 锁存器锁存器 (2) 触发器触发器锁存器锁存器: 直接由激励信号控制电路状态的存储单元直接由激励信号控制电路状态的存储单元.触发器触发器: 除激励信号外除激励

6、信号外,还包含一个称为时钟的控制信号还包含一个称为时钟的控制信号 输入端输入端. 激励信号和时钟一起控制电路的状态激励信号和时钟一起控制电路的状态.锁存器和触发器工作波形示意图锁存器和触发器工作波形示意图:ResetSetQSetResetClockQSRQQSRQQC10.3 锁存器锁存器(1) 电路结构及逻辑符号电路结构及逻辑符号11SDRDQQSRQQSRQQ或或SD :置位端置位端(置置1端端);RD :复位端复位端(置置0端端);两个输入端两个输入端(激励端激励端):定义定义: Q=0,Q=1 为为0状态状态; Q=1,Q=0 为为1状态状态.10.3.1 RS RS锁存器锁存器(2

7、) 逻辑功能分析逻辑功能分析设设: 电路的原状态表示为电路的原状态表示为Qn,新状态表示为新状态表示为Qn+1. SD=0; RD=0 (无激励信号无激励信号),有下列两种情况有下列两种情况:11 0 0QQ011011 0 0QQ0101结论结论: Qn+1=Qn SD=0; RD=1 (置置0信号有效信号有效):11 01QQ0110结论结论: Qn+1=0 SD=1; RD=0 (置置1信号有效信号有效):1110QQ1001结论结论: Qn+1=1 SD=1; RD=1 (置置0、置置1同时信号有效同时信号有效):11 11QQ0000作用时作用时11 0 0QQ011011 0 0Q

8、Q0101激励信号激励信号同时同时消失后消失后一般情况下，一般情况下，SD=RD=1应应禁止禁止使用。使用。RS锁存器的约束条件：锁存器的约束条件： SDRD=0 。由与非门构成的由与非门构成的RS锁存器：锁存器： & &SDRDQQSRQQSRQQ或或(3) RS锁存器的功能描述锁存器的功能描述SD RD Qn Qn+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 保持保持 置置0 置置1 禁止禁止 特性表特性表 特性方程特性方程Qn+1=SD+RDQnSDRD=0 状态图状态图SD=1RD=0SD=

9、0RD=1SD=RD=0SD=0RD=01RS锁存器工作波形图（初态假设为锁存器工作波形图（初态假设为0）SD RD Qn Qn+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 0000000000000 0000001111111 1111SDRDQQPLAYPLAY10.3.2 门控门控RS锁存器锁存器在在RS锁存器的基础上锁存器的基础上, 加控制信号加控制信号,使锁存器状态转换的使锁存器状态转换的时时间间,受控制信号的控制受控制信号的控制.11&RDSDRSCQQ1SC11RQQRD=RCSD=SC当当C

10、=1时时:门控门控RS锁存器功能和锁存器功能和RS锁存器完全相同锁存器完全相同;当当C=0时时:RD=SD=0,锁存器状态保持不变锁存器状态保持不变.门控门控RS锁存器特性方程锁存器特性方程:Qn+1=S+RQnSR=0C=1时成立时成立工作波形图工作波形图CSRQ10.3.3 D锁存器锁存器能将呈现在激励输入端的能将呈现在激励输入端的单路数据单路数据D存入交叉耦合结构的存入交叉耦合结构的锁存器单元中锁存器单元中.D锁存器原理图锁存器原理图:&RDSDDCQQ&1电路功能分析电路功能分析:(1)当当C=0时时,RD=SD=1, 电路处于保持状态电路处于保持状态;(2) 当当C=

11、1时时,RD=D, SD=D 电路的新状态为电路的新状态为D.D锁存器特性表锁存器特性表:D Qn Qn+10 0 00 1 01 0 11 1 1D锁存器特性方程锁存器特性方程:Qn+1=DD=1D=0D=0D=101状态图状态图1DC1QQ逻辑符号逻辑符号D锁存器工作波形图锁存器工作波形图: (假设初态为假设初态为0)DCQ锁存锁存 Q跟随跟随D 锁存锁存 Q跟随跟随D 锁存锁存10.4 触发器触发器 利用一个称为利用一个称为“时钟时钟”的特殊的特殊定时控制信号定时控制信号去限制去限制存存储单元状态的储单元状态的改变时间改变时间, ,具有这种特点的存储单元电路称具有这种特点的存储单元电路称

12、为为触发器触发器. .10.4.1 主从触发器主从触发器一、一、 主从主从RS 触发器触发器(1)在在CP=0时时,主主锁存器锁存器F1被选通被选通,处于处于工作状态工作状态,主主锁存器锁存器按按S、R的值改变的值改变中间状态中间状态Qm;从从锁存器锁存器F2被封锁被封锁,处于处于保持状态保持状态; 1.电路结构电路结构2.工作原理工作原理(2)在在CP=1时时,主主锁存器锁存器F1被封锁被封锁,进入进入保持状态保持状态;从从锁存器锁存器 F2被选通被选通,处于处于工作状态工作状态,电路的输出电路的输出Q根据根据Qm的状态改变的状态改变 输出状态输出状态;（此时不论输入激励信号（此时不论输入激

13、励信号S、R如何变化，主锁如何变化，主锁存器的状态不再改变）存器的状态不再改变）1SC11RQQ1SC11RQQ11QQSRCP主主锁存器锁存器从从锁存器锁存器F1F2QmQm3 . 电路特点电路特点(1)CP脉冲不论在低电平或高电平期间脉冲不论在低电平或高电平期间,电路的输出状态电路的输出状态 最多只最多只改变一次改变一次;(常把控制信号有效期间常把控制信号有效期间,输出状态发输出状态发 生生多次变化多次变化的现象称为的现象称为空翻空翻)(2) 将主从将主从RS触发器用于时序电路中触发器用于时序电路中,不会因不会因不稳定不稳定而产而产 生生振荡振荡.4. 电路符号电路符号1SC11RQQ“

14、”称为延迟符号称为延迟符号,表示表示该触发器在该触发器在CP=0时接收时接收R、S的数据的数据,而在而在CP的的上升沿时上升沿时,输出改变状态输出改变状态5. 主从主从RS 触发器定时波形触发器定时波形CP主主 选通选通 保持保持 选通选通 保持保持 选通选通 保持保持 选通选通 保持保持从从 保持保持 选通选通 保持保持 选通选通 保持保持 选通选通 保持保持 选通选通 SRQmQ思考题思考题(设主从设主从RS触发器的初始状态为触发器的初始状态为0)CPSRQQm6. 特性表和特性方程特性表和特性方程主从主从RS触发器的特性表和触发器的特性表和特性方程和特性方程和RS锁存器基本锁存器基本相同

15、相同, ,只是在列特性表时只是在列特性表时, ,要加上要加上CP脉冲标志脉冲标志. .特性方程特性方程Qn+1=S+RQnSR=0SD RD Qn Qn+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 QnCP主从主从RS触发器的特性表触发器的特性表保保持持置置 0置置 1禁禁止止1SC11RQQ“ ”称为延迟符号称为延迟符号,表示表示该触发器在该触发器在CP=1时接收时接收R、S的数据的数据,而在而在CP的的下降沿时下降沿时,输出改变状态输出改变状态1SC11RQQ1SC11RQQ1QQSRCP主主锁存器锁存器从从锁

16、存器锁存器F1F2QmQm补充补充:二、二、 主从主从D 触发器触发器1DC1QQ1DC1QQ11QQDCP主主锁存器锁存器从从锁存器锁存器F1F2QmQm1DC1QQ工作原理工作原理:(1) 当当CP=0时时,主锁存器被选通主锁存器被选通,Qm=D, 从锁存器保持原态从锁存器保持原态;(2) 当当CP=1时时,主锁存器保持原态主锁存器保持原态, 从锁存器被选通从锁存器被选通,Q=Qm;特性方程特性方程:Qn+1=D定时波形图定时波形图(设触发器的初始状态为设触发器的初始状态为0)CPDQmQ三、三、 主从主从JK 触发器触发器为去除主从为去除主从RS触发器的约束条件触发器的约束条件:RS=0

17、,设计出主从设计出主从JK触触发器发器.主从主从JK触发器的一种结构触发器的一种结构:1JC11KQQ1DC1QQ&1&11KJCPKQnJQn(1) 电路以电路以D触发器为核心触发器为核心,故不存在约束条件故不存在约束条件;(2) D=JQn+KQn , 所以所以,Qn+1=D= JQn+KQn (3) 由电路可见由电路可见,CP是经一个非门送入是经一个非门送入D触发器触发器,所以这种所以这种 结构的结构的JK触发器为触发器为CP下降沿下降沿到达时改变状态到达时改变状态.(4) 根据特性方程根据特性方程 Qn+1= JQn+KQn ,容易求得特性表容易求得特性表:CP J K

18、 Qn Qn+1 CP J K Qn Qn+1 Qn 1 0 0 1 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 1 0 1 0 0 1 1 1 0 0 1 1 0 保保持持置置“0”置置“1”翻翻转转(5) 状态图状态图J=1K=xJ=xK=1J=xK=001状态图状态图J=0K=x(6) 带异步清零、置带异步清零、置1端并具有多驱动输入的端并具有多驱动输入的JK触发器。触发器。1JC11KQQ&SRSDRDJ1J2K1K2J=J1J2K=K1K2SD ：异步置：异步置1 端；端；RD ：异步清零端。：异步清零端。 (7) 主从主从JK触发器定时波形触发器定时波形 C

19、PRD J K Q 异步置异步置0 置置1 保持保持 置置0 翻转翻转 翻转翻转 保持保持 思考思考: CPRD J K Q主从触发器主从触发器抗干扰能力不强抗干扰能力不强,若对若对上升沿翻转上升沿翻转的主从的主从RS触发器触发器:CPSRQmQ干扰干扰1SC11RQQ10.4.2 边沿触发器边沿触发器边沿触发器的特点边沿触发器的特点: : 在时钟为稳定的在时钟为稳定的0或或1期间期间, ,输入信号输入信号都不能进入触发器都不能进入触发器, ,触发器的新状态触发器的新状态仅仅决定于时钟脉冲有决定于时钟脉冲有效边沿效边沿到达前一瞬间以及到达后极短一段时间内到达前一瞬间以及到达后极短一段时间内的输

20、入信的输入信号号. .边沿触发器具有较好的边沿触发器具有较好的抗干扰性能抗干扰性能. .1. 维持阻塞维持阻塞D触发器触发器(1) 电路结构与符号电路结构与符号&CPDRDRDRDSDSDQQ1DC1QQSRSDRDDCP(2) 工作原理工作原理&CPDRDRDRDSDSDQQ 异步清零异步清零 异步置异步置1a. CP=0b. CP=1 0001111110111110010011011111000001111110&CPDRDRDRDSDSDQQ111111001011111MNQn=1的情况的情况&CPDRDRDRDSDSDQQ11111111001011

21、1MNQn=0的情况的情况注意：在该时刻，注意：在该时刻，D的改变不会使输出状态变化。的改变不会使输出状态变化。 如如SD =RD=1, 并并 CP=0：由于：由于M=N=1，所以输出，所以输出Q保持不变保持不变 在在CP=1前一瞬间前一瞬间（CP=0），如加入信号），如加入信号D=0，则有：，则有：由于由于M=N=1，所以输出，所以输出Q保持不变。保持不变。&CPDRDRDRDSDSDQQ11111101111MN011100 CP由由0变为变为1，在这，在这一短时间内，一短时间内，D=0保持保持不变，则有：不变，则有：&CPDRDRDRDSDSDQQ11111100011M

22、N011100110Qn+1=D=0 在上面的情况下，如在上面的情况下，如D发生变化，即由发生变化，即由0变为变为1&CPDRDRDRDSDSDQQ1111110011MN0 111100110由于图中由于图中红线红线的作用，电路输出状态的作用，电路输出状态保持不变保持不变。 在在CP=1前一瞬间前一瞬间（CP=0），如加入），如加入信号信号D=1，则有：，则有：由于由于M=N=1，所以输出，所以输出Q保持不变。保持不变。&CPDRDRDRDSDSDQQ11111101111MN100011 CP由由0变为变为1，在这一短，在这一短时间内，时间内，D=1保持不变，保持不变，则有

23、：则有：Qn+1=D=1&CPDRDRDRDSDSDQQ11111001100MN100011110 在上面的情况下，如在上面的情况下，如D发生变化，即由发生变化，即由1变为变为0由于和由于和M端连接的端连接的蓝线蓝线的作用，使输出保持不变的作用，使输出保持不变 Qn+1=D=1&CPDRDRDRDSDSDQQ1111101100MN1111111100(3) 维持阻塞维持阻塞D触发器特性表和工作波形图触发器特性表和工作波形图CP SD RD D Qn Qn+1 0 1 1 1 0 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1表示上升沿触发

24、表示上升沿触发.CPRDDQ当当SD=1时波形图时波形图:2.负边沿负边沿JK触发器触发器1JC11KQQ逻辑符号逻辑符号CPJKQ(主从主从JK触发器触发器Q)3.CMOS边沿边沿D触发器触发器CMOS边沿边沿D触触发器由发器由CMOS传输门构成，传输门构成，属主从结构属主从结构但具有边沿触但具有边沿触发器的特点。发器的特点。 (1)电路结构电路结构由图可知，当由图可知，当CP=0时，时，TG1和和TG4导通，导通， TG2和和TG3截止；截止；当当CP=1时，时， TG1和和TG4截止，截止， TG2和和TG3导通。导通。TG3TG1TG211TG411DCPCPCPCPCPCPCPCPQ

25、QQQ主锁存器主锁存器从锁存器从锁存器 11CPCPCP (2) 工作原理工作原理 当当CP=0时时, TG1和和TG4导通导通,TG2和和TG3截止截止: Q=D ; Q经经TG4回路保持原态回路保持原态.TG3TG1TG211TG411DCPCPCPCPCPCPCPCPQQQQ 当当CP由由0变成变成1时时, TG2和和TG3导通导通,TG1和和TG4截止截止: Q经经TG2保持保持CP上升沿到来前一瞬间时的上升沿到来前一瞬间时的D信号信号;D经经TG3再经非门送到输出再经非门送到输出Q端端.TG3TG1TG211TG411DCPCPCPCPCPCPCPCPQQQQ TG3TG1TG211

26、TG411DCPCPCPCPCPCPCPCPQQQQDQQDDDD 可见，这种形式的触发器属于可见，这种形式的触发器属于上升边沿上升边沿触发的触发的D触发器。触发器。 思考题思考题:试画出图中所示电路在试画出图中所示电路在8个个CP信号作用下信号作用下Q1、Q2、Q3端的输出波形（设各触发器初始状态均为端的输出波形（设各触发器初始状态均为0，且，且SD、RD均接均接1）1DC1QQSRSDRDCP1DC1QQSRSDRD1DC1QQSRSDRDQ1Q2Q3 CPQ1Q2Q310.6 触发器逻辑功能的转换触发器逻辑功能的转换触发器逻辑功能转换示意图触发器逻辑功能转换示意图:转换转换电路电路 已有

27、已有触发器触发器ABXYQQCP将已有触发器转换将已有触发器转换为所需触发器的功为所需触发器的功能能,实际上是求实际上是求转换转换电路电路,即求转换电路即求转换电路的的函数表达式函数表达式: X=f1(A,B,Qn) Y=f2(A,B,Qn)10.6.1 代数法代数法 通过通过比较比较已有触发器和待求触发器的特性方程已有触发器和待求触发器的特性方程, 求转换求转换电路的函数表达式电路的函数表达式.例例: 把把JK触发器转换为触发器转换为D触发器触发器.解解: 已有已有JK触发器的特性方程为触发器的特性方程为: Qn+1=JQn+KQn待求待求D触发器的特性方程为触发器的特性方程为: Qn+1=

28、D为求出转换电路的函数表达式为求出转换电路的函数表达式,可将可将D触发器的特性方程转触发器的特性方程转换为换为:Qn+1=D=D(Qn+Qn)=DQn+DQn比较比较JK触发器的特性方程触发器的特性方程,可得可得:J=D K=D1JC11KQQ1CPD例例: 将将JK触发器转换为触发器转换为T触发器触发器.T Qn Qn+10 0 00 1 11 0 11 1 0T触发器特性表触发器特性表1TC1QQTCP逻辑符号逻辑符号T触发器的特性触发器的特性归纳为归纳为: T=0 保持保持 T=1 翻转翻转T触发器的特性方程触发器的特性方程: Qn+1=TQn+TQnT触发器的特性方程触发器的特性方程: Qn+1=TQn+TQn将上式和将上式和JK触发器特性方程触发器特性方程 Qn+1=JQn+KQn 比较比较,可得可得 J=K=T注意注意：在这个电路中，由于采用的是：在这个电路中，由