第三章可编程定时器

1、数据总线缓冲器读/写 控制 电路控制字寄存器通道0通道1通道 2CLK0 GATE0 OUT0CLK1 GATE1 OUT1CLK2 GATE2 OUT2D0D7RD WR A0 A1 CS内部总线 控制 寄存器计数初值 寄存器 输出 锁存器 状态 锁存器 计数工作单元 控制逻辑CLK GATE OUT定时时间=时钟脉冲周期*预置计数初值NSC1 SC0 RL1 RL0 M2 M1 M0 BCD 1 BCD码计数 0 2进制计数000 方式0 001 方式1 X10 方式2 X11 方式3 100 方式4 101 方式500 通道0 01 通道1 10 通道2 00 计数器锁存，供CPU读取

2、01 只读/写计数器低字节 10 只读/写计数器高字节 11 先读/写低字节， 再读/写低字节工作方式 GATE为低电平或下降沿 GATE上升沿 GATE高电平 方式0 禁止计数 允许计数 从初值开始计数， 方式1 下一个时钟输出 变为低电平 方式2 禁止计数，输出变高 从初值开始计数 允许计数 方式3 禁止计数，输出变高 从初值开始计数 允许计数 方式4 禁止计数 允许计数 方式5 从初值开始计数 4 3 2 1 0 n=4m=33 2 1 0 CLKWRnOUTWRmGATEOUT4 3 2 1 04 3 2 4 3 2 1 0CLKWRnn=4GATEOUTGATEOUT4 3 2 1

3、0(4) 3 2 1 0OUT(n=4)3 2 1 0(3) 2 1 0(3) GATEOUT(n=3)CLKWRn计数过程中GATE为高，为低时停止计数，低到高时重新计数0(3)CLKOUT(4)OUT(5) 5 4 2 5 2 5 4 2 5 2 5 4 2 4 2 4 2 4 2 4 2 4 2计数过程中GATE为高，为低时停止计数，低到高时重新计数 4 3 2 1 04 3 2 1 04CLKWROUTWRGATEOUT计数过程中GATE为高，为低时停止计数，低到高时继续计数4 3 2 1 0 4 3 2 1 0 4CLKGATEOUT(4)GATEOUT(4)G1G2AG2BA9A8

4、A7A6A5A4 A3 A0CBAA2A1RDWRA1 A0 RDWRD7D0D7D08086CPUM/IO74LS138CLK0CLK1CLK2GATE0OUT0GATE1 OUT1GATE2OUT2480US单脉冲负脉冲2KHZ方波+5V1MHZ方波8253Y4CSGATECLK0D Q QCP+5VPCLKOUT0状态000总线控制器S2 S1 S0INTR82548259AIR0INTAD07INTD07S2 S1 S0CPUIRQ0T=10MSNNNNPC6三总线OSC1274LS92OUT282538255APC 总线插槽至8251的TXC,RXC波特率时钟发生器电路CLK2GATE2 8253在IBM PC/XT机中的应用。 5 V8255PB11.19 MHz8253GATE0OUT0CLK0A174LS138ABCG1AENA9IRQ0(8259A)DCLKDRQ0&75477PB0GATE1GATE2 5 VQ