2.1内存组织原理与接口ppt课件

1、第七章 内存组成、原理与接口 1.微机存储系统概述 2.半导体结构与原理 3.典型半导体存储器芯片 4.内存组成及其与系统总线的连接 5.PC系列微机的内存组织7.1 微机存储系统概述 除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器 本章介绍采用半导体存储器及其组成主存的方法CPUCACHE主存内存）主存内存）辅存外存）辅存外存）27.1.1 存储器的分类 按用途分类 内部存储器内存、主存） 外部存储器外存、辅存） 按存储介质分类 半导体集成电路存储器 磁存储器 光存储器37.1.2 半导体存储器的分类与特点 按制造工艺 双极型：速度快、集成度低、功耗大 MOS型：速度慢、集成度

2、高、功耗低 按使用属性 随机存取存储器RAM：可读可写、断电丢失 只读存储器ROM：正常只读、断电不丢失47.1.2 半导体存储器的分类与特点半导体半导体存储器存储器只读存储器只读存储器 （ROM）随机存取存储器随机存取存储器（RAM）静态静态RAMSRAM）动态动态RAMDRAM） 非易失非易失RAMNVRAM）掩膜式掩膜式ROM一次性可编程一次性可编程ROMPROM） 紫外线擦除可编程紫外线擦除可编程ROMEPROM）电擦除可编程电擦除可编程ROMEEPROM）5读写存储器RAM组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM带微型电池慢低小容量非

3、易失6只读存储器只读存储器ROM 掩膜掩膜ROM：信息制作在芯片中，不可更改：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程用户多次擦除和编程 EEPROME2PROM）：采用加电方法在线进行）：采用加电方法在线进行擦除和编程，也可多次擦写擦除和编程，也可多次擦写 Flash Memory闪存）：能够快速擦写的闪存）：能够快速擦写的EEPROM，但只能按块，但只能按块Block擦除擦除返回本章目录77.1.3 存储器的主要性能参数存储器的主要性能参

4、数 存储容量 对于M位地址总线、N位数据总线的半导体存储器芯片的存储容量则为2MN位 存取速度 存取时间(Access Time)TA：启动一次存储器操作，到完成该操作所经历的时间 存储周期(Memory Cycle)TMC：为连续进行两次独立的存储器操作之间所需的最小时间间隔 可靠性 MTBF(Mean Time Between Failures)，即平均故障间隔时间来衡量，MTBF越长，可靠性越高 性能价格比返回本章目录8 存储体存储器芯片的主要部分，用来存储信息 地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元 片选和读写控制逻辑选中存储芯片，控制读写操作7.2半导体存储器结

5、构与原理返回主目录97.2.1 半导体存储器芯片的结构返回本章目录地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS10 存储体返回本章目录 每个存储单元具有一个唯一的地址，可存储1位位片结构或多位字片结构二进制数据 一个存储单元提供并行操作的位单元数称为存储器的字长 存储容量与地址、数据线个数有关： 芯片的存储容量2MN 存储单元数存储单元的位数 M：芯片的地址线根数 N：芯片的数据线根数 11(2)片选和读写控制逻辑返回本章目录 片选端CS*或CE* 有效时，可以对该芯片进行读写操作 输出OE* 控制读操作。有效时，芯片内数

6、据输出 该控制端对应系统的读控制线 写WE* 控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线127.2.2 静态RAM返回本章目录 SRAM的基本存储单元是6管静态MOS电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 SRAM一般采用“字结构存储矩阵： 每个存储单元存放多位4、8、16等） 每个存储单元具有一个地址137.2.2 动态RAM返回本章目录 DRAM的基本存储单元是单个场效应管及其极间电容 必须配备“读出再生放大电路进行刷新 每次同时对一行的存储单元进行刷新 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 DRAM一

7、般采用“位结构存储体： 每个存储单元存放一位 需要8个存储芯片构成一个字节单元 每个字节存储单元具有一个地址147.2.3 随机存取存储器返回本章目录 静态RAM SRAM 2114 SRAM 6264动态动态RAMDRAM 4116DRAM 216415只读存储器 EPROM EPROM 2716 EPROM 2764EEPROMEEPROM 2717AEEPROM 2864A167.3.1 6管SRAM存储单元返回本章目录字 或 行 选 线字 或 行 选 线ABT5T6T1T2T3 T4D*D 写写“1”，A点为高电平，点为高电平， B点为点为低电平，使低电平，使T4截止，截止，T3导通。

8、当导通。当行选信号消失后，行选信号消失后，T3和和T4的互锁的互锁将保持写入的状态不变，并由电将保持写入的状态不变，并由电源提供其工作电流，只要不断电，源提供其工作电流，只要不断电，该状态就将一直保持下去。如果该状态就将一直保持下去。如果要写要写“0”，则有关状态相反，则有关状态相反 当选中该单元读信息时，若当选中该单元读信息时，若A点点为高电平，为高电平，B点为低电平，则读点为低电平，则读出出“1”，否则读出，否则读出“0” 177.3.2 SRAM芯片2114返回本章目录 存储容量为1K4 18个引脚： 10根地址线A9A0 4根数据线I/O4I/O1 片选CS* 读写WE*1234567

9、89181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND187.3.2 SRAM 2114的读周期返回本章目录 TA读取时间 从读取命令发出到数据稳定出现的时间 给出地址到数据出现在外部总线上 TRC读取周期 两次读取存储器所允许的最小时间间隔 有效地址维持的时间197.3.2 SRAM 2114的写周期返回本章目录 TW写入时间 从写入命令发出到数据进入存储单元的时间 写信号有效时间 TWC写入周期 两次写入存储器所允许的最小时间间隔 有效地址维持的时间207.3.4 EPROM 顶部开有一个圆形的石英窗口，用于

10、紫外线透过擦除原有信息 一般使用专门的编程器烧写器进行编程 编程后，应该贴上不透光封条 出厂未编程前，每个基本存储单元都是信息1 编程就是将某些单元写入信息021EPROM芯片2716返回本章目录 存储容量为2K8 24个引脚： 11根地址线A10A0 8根数据线DO7DO0 片选/编程CE*/PGM 读写OE* 编程电压VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss227.3.4 EPROM芯片2764返回本章目录 存储容量

11、为8K8 28个引脚： 13根地址线A12A0 8根数据线D7D0 片选CE* 编程PGM* 读写OE* 编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615237.3.5 EEPROM返回主目录 用加电方法，进行在线无需拔下，直接在电路中擦写擦除和编程一次完成） 有字节擦写、块擦写和整片擦写方法 并行EEPROM：多位同时进行 串行EEPROM：只有一位数据线24EEPROM芯片2817A 存储容量为2K8

12、 28个引脚： 11根地址线A10A0 8根数据线I/O7I/O0 片选CE* 读写OE*、WE* 状态输出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615257.4内存的组成及其与系统总线连接7.4.1 (1)内存组成与接口设计的基本工作 (2)内存借口设计应从准备开始,作好地址,数据,控制三总线的连接.267.4.2 用译码器实现芯片选择 若芯片的数据线正好8根： 一次可

13、从芯片中访问到8位数据 全部数据线与系统的8位数据总线相连 若芯片的数据线不足8根： 一次不能从一个芯片中访问到8位数据 利用多个芯片扩充数据位 这个扩充方式简称“位扩充”277.4.2. 用译码器实现芯片选择 芯片的地址线通常应全部与系统的低位地址总线相连 寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”287.4.3 实现芯片选择的三种方法 1 全译码法: 所有的系统地址线均参与对存储单元的译码寻址 包括低位地址线对芯片内各存储单元的译码寻址片内译码），高位地址线对存储芯片的译码寻址片选译码） 采用全译码，每个存储单元的地址都是唯一的，不存在地址重复 译码电路可能比较复杂

14、、连线也较多29全译码1C000H1DFFFH全0全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围A12A0A19A18A17A16A15A14 A13307.4.3 实现芯片选择的三种方法 2 部分译码: 只有部分高位地址线参与对存储芯片的译码 每个存储单元将对应多个地址地址重复），需要选取一个可用地址 可简化译码电路的设计 但系统的部分地址空间将被浪费31部分译码A19 A15A14 A12A11A0一个可用地址123410101010000001010011全0全1全0全1全0全1全0全120000H20FFFH21000H21FFFH22000H22FFFH23000H

15、23FFFH32线选译码 3 线选译码 只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片组） 虽构成简单，但地址空间严重浪费 必然会出现地址重复 一个存储地址会对应多个存储单元 多个存储单元共用的存储地址不应使用33线选译码示例A19 A15A14 A13A12A0一个可用地址121 00 1全0全1全0全104000H05FFFH02000H03FFFH347.4.4 DRAM连接 1 行地址和列地址的传送 2 RAS和CAS信号的产生 3刷新控制357.5 PC系列微机的内存组织 当CPU的数据宽度大于8位时，要求内存系统能够实现单字节和多字节的操作，因而，在PC系列微机中使用

16、分体结构来组织内存系统367.5.1 8086微机的内存分体 8086CPU的16位微机系统，要求实现对内存的一次访存操作既可以处理一个16位字，也可以只处理一个字节 8086系统中1M字节的内存地址空间实际上分成两个512K字节的存储体“偶地址存储体和“奇地址存储体” 偶地址存储体连接8086的低8位数据总线D7D0 奇地址存储体则连接8086的高8位数据总线D15D8 地址总线的Al9A1与两个存储体中的地址线Al8A0连接 最低位地址线A0和8086的“总线高允许” (BHE*)信号用来选择存储体378086系统内存的分体结构387.5.1 80386/486微机内存分体D23-D16D15-D8D7-D0译译码码器器2号号体体0号号体体D31-D243210DBABA1A03号号体体1号号体体32位位CPU的内存分体的内存分体397.5.2 内存空间分配 常规内存 地址从0