修改第5章集成逻辑门电路

1、第第5章章 集成逻辑门电路集成逻辑门电路第第5章章 集成逻辑门电路集成逻辑门电路5.1 半导体器件的开关特性半导体器件的开关特性 5.2 TTL门门电路电路5.3 TTL门电路的门电路的其它类型其它类型5.4 MOS门电路门电路第第5章章 集成逻辑门电路集成逻辑门电路 数字电路中的晶体二极管、三极管和MOS管工作 在开关状态。导通状态：相当于开关闭合截止状态：相当于开关断开。逻辑变量两状态开关： 在逻辑代数中逻辑变量有两种取值：0和1；电子开关有两种状态：闭合、断开。半导体二极管、三极管和MOS管，则是构成这种电子开关的基本开关元件。第第5章章 集成逻辑门电路集成逻辑门电路S为受控开关，当二极

2、管、三极管截止时相当于S断开，输出为高电平。当二极管、三极管导通时，相当于S闭合，输出为低电平。 第第5章章 集成逻辑门电路集成逻辑门电路高电平和低电平为某高电平和低电平为某规定范围规定范围的电位值，而非一的电位值，而非一固定值。固定值。高电平高电平高电平高电平低电平低电平低电平低电平正逻辑正逻辑负逻辑负逻辑关于高低电平的概念及状态赋值关于高低电平的概念及状态赋值第第5章章 集成逻辑门电路集成逻辑门电路二极管的开关等效电路(a) 导通时 (b) 截止时一、一、 二极管的开关特性二极管的开关特性 静态特性第第5章章 集成逻辑门电路集成逻辑门电路 2. 动态特性：若输入信号频率过高，二极管会双向导

3、通，失去单向导电作用。因此高频应用时需考虑此参数。二极管从截止导通和从导通截止都需要一定的时间。通常后者所需的时间长得多。 反向恢复时间tre ：二极管从导通到截止所需的时间。通常tre 5ns 第第5章章 集成逻辑门电路集成逻辑门电路 二、二、 三极管的开关特性三极管的开关特性 1. 静态特性在数字电路中，三极管作为开关元件，主要工作在饱和和截止两种开关状态，放大区只是极短暂的过渡状态。三极管开关等效电路(a) 截止时 (b) 饱和时第第5章章 集成逻辑门电路集成逻辑门电路2. 动态特性 三极管的开关时间 开启时间ton 上升时间tr延迟时间td关闭时间toff下降时间tf存储时间ts第第5

4、章章 集成逻辑门电路集成逻辑门电路(1) 开启时间ton 三极管从截止到饱和所需的时间。ton = td +tr td ：延迟时间 tr ：上升时间 (2) 关闭时间toff 三极管从饱和到截止所需的时间。toff = ts +tf ts ：存储时间（几个参数中最长的；饱和越深越长） tf ：下降时间toff ton 。 开关时间一般在纳秒数量级。高频应用时需考虑。第第5章章 集成逻辑门电路集成逻辑门电路门电路的概念： 实现基本和常用逻辑运算的电子电路，叫逻辑门电路。实现与运算的叫与门，实现或运算的叫或门，实现非运算的叫非门，也叫做反相器，等等。分立元件门电路和集成门电路: 分立元件门电路：用

5、分立的元件和导线连接起来构成的门电路。简单、经济、功耗低，负载差。 集成门电路：把构成门电路的元器件和连线都制作在一块半导体芯片上，再封装起来，便构成了集成门电路。现在使用最多的是CMOS和TTL集成门电路。三、分立元件门电路三、分立元件门电路 第第5章章 集成逻辑门电路集成逻辑门电路1 1、二极管与门、二极管与门在输入端在输入端A A、B B中只要有一中只要有一个（或一个以上）为低电个（或一个以上）为低电平，与该输入端相连的二平，与该输入端相连的二极管输出端极管输出端Z Z就就为低电平。为低电平。只有只有A A、 B B同时为高电平同时为高电平时，则输出时，则输出Z Z才是高电平。才是高电平

6、。输出逻辑式为：输出逻辑式为： BAZ第第5章章 集成逻辑门电路集成逻辑门电路ABZ000000011111真值表波形图111100第第5章章 集成逻辑门电路集成逻辑门电路真值表真值表2 2、二极管或门、二极管或门只要输入端A、B中有高电平，输出就是高电平 只有A、B同时为低电平时，Z 才是低电平 逻辑式为逻辑式为 ABZ000001111111111100BAZ波形图波形图第第5章章 集成逻辑门电路集成逻辑门电路3 3、非门（反相器）、非门（反相器）AZ0110输入低电平信号时，三极管能可靠截止，输出为高电平。输入低电平信号时，三极管能可靠截止，输出为高电平。输入高电平信号时，三极管处于饱和

7、状态，输出为低电平。输入高电平信号时，三极管处于饱和状态，输出为低电平。 真值表真值表第第5章章 集成逻辑门电路集成逻辑门电路4 4、复合逻辑门电路、复合逻辑门电路（1 1）与非门）与非门将二极管与门和反相器连接起来，就构成与非门将二极管与门和反相器连接起来，就构成与非门。ABZ000001111111逻辑式为 BAZ第第5章章 集成逻辑门电路集成逻辑门电路（2 2）或非门或非门将二极管或或门和反相器连接起来，构成了或非或非门。逻辑式为逻辑式为 BAZ0 1 0 1 1ABZ 0 0 0 1100第第5章章 集成逻辑门电路集成逻辑门电路 5.25.2 TTL TTL门电路门电路 这种集成逻辑门

8、的输入级和输出级都是由晶体管(transistor)构成，并实现与非功能，所以称为晶体管晶体管逻辑门电路，简称TTL门电路。第第5章章 集成逻辑门电路集成逻辑门电路每一个发射极能各自独立形成正向偏置的发射结，并可使三极管进入放大或饱和区。多发射极三极管 有0.3V箝位于1.0V全为3.6V集电结导通一、一、TTLTTL与非门与非门第第5章章 集成逻辑门电路集成逻辑门电路T4 +VCC(+5V) b1 A BR13kT3T2T1Y R4100+VCC(+5V)T5 A BTTL与非门电路T1的等效电路D3c1R13kR2750R3360R53kD1D2输入级与逻辑中间级输出级非逻辑第第5章章 集

9、成逻辑门电路集成逻辑门电路1、输入信号不全为1：如uA=0.3V， uB=3.6V R4100T4 A BR13kT3T2T1Y+VCC(+5V)T5R2750R3360R53k0.7V0.7V+-3.6V0.3V1V则uB1=0.3+0.7=1V，uC10.3+0.1=0.4V,T2、T5截止，uC25V T3、T4导通。忽略iB3，输出端电位为：输出为高电平。uY50.70.73.6V0.4V3.6V5V第第5章章 集成逻辑门电路集成逻辑门电路T4ABR13kT3T2T1YR4100+VCC(+5V)T5R2750 R3360 R53k0.7V0.7V+-+-0.3V+-0.3V3.6V3

10、.6V2、输入信号全为1：uA=uB=3.6V，T1的基极电位足以使T1的集电结和T2、T5发射结导通，则uB1=2.1V， T2、T5饱和，2.1V输出端电位为：uY=UCES0.3V，输出为低电平。uC2=1V, T3导通， T4截止1V0.3V第第5章章 集成逻辑门电路集成逻辑门电路BAYuA uBuY0.3V 0.3V0.3V 3.6V3.6V 0.3V3.6V 3.6V3.6V3.6V3.6V0.3VA BY0 00 11 01 11110第第5章章 集成逻辑门电路集成逻辑门电路74LS00 的引脚排列图VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2A 2B 2Y

11、GND 14 13 12 11 10 9 874LS20 1 2 3 4 5 6 7VCC 2A 2B NC 2C 2D 2Y 1A 1B NC 1C 1D 1Y GND74LS20 的引脚排列图 14 13 12 11 10 9 874LS00 1 2 3 4 5 6 774LS00内含4个2输入与非门74LS20内含2个4输入与非门。第第5章章 集成逻辑门电路集成逻辑门电路74LS00外形2输入4与非门&74LS00&第第5章章 集成逻辑门电路集成逻辑门电路二、二、TTLTTL与非门的电压传输特性及主要参数与非门的电压传输特性及主要参数 电压传输特性:输出电压uo随输入电压

12、ui变化的关系曲线。1. 曲线分析曲线分析 图5.1(a)、(b)分别为电压传输特性的测试电路和电压传输特性曲线。第第5章章 集成逻辑门电路集成逻辑门电路 图5.1 TTL与非门的电压传输特性 (a)测试电路； (b)电压传输特性 VVuiuoABCR UCC&(a)01234abcde0.61.31.52.4UNLUNHUSHUonUSLuo / Vui / V(b)Uoff第第5章章 集成逻辑门电路集成逻辑门电路Ui（V）Uo (V)UOHUOLUth关态开态UOFFUON0.9UOHUSL2 2、主要参数、主要参数（1）输出高电平）输出高电平UoH ：指输入端有一个或一个以上为低

13、电平时的输出高电平值，典型值为3V；（2）输出低电平）输出低电平UoL ：指输入端全部接高电平时的输出低电平值，典型值为0.3V（3）开门电平开门电平Uon ：在保证输出电压为标准低电平USL的条件下，所允许的最小输入高电平。一般为：Uon1.8V。（4）关门电平关门电平UOFF ：在保证输出电压UOH为标准高电平USH（即额定高电平值3V的90）时，允许的最大输入低电平值。一般UOFF0.8V。（5）阈值电压阈值电压Uth：在转折区内，TTL与非门处于急剧变化中，通常将转折区的中点对应的ui称为阈值电压。一般Uth1.4V。TTL电压传输特性曲线图开门电平关门电平第第5章章 集成逻辑门电路集

14、成逻辑门电路Uth1.4V是输出高、低电平的分界线。l 当uiUth时，V5管导通，输出为低电平。 (6) 噪声容限（噪声容限（ UNL和和UNH ） 也称抗干扰能力，它反映门电路在多大的干扰电压下仍能正常工作。 UNL和UNH越大，电路的抗干扰能力越强。第第5章章 集成逻辑门电路集成逻辑门电路由于逻辑门中的三极管在传输信号时存在延迟；延迟也会因外部电路的分布电容而产生，所以逻辑门的输出信号要滞后输入信号输出信号要滞后输入信号。平均传输延迟时间是指一个数字信号从输入端输入，经过门电路再从其输出端输出所延迟的时间，它反映了电路传输信号的速度。 3、平均传输延迟时间、平均传输延迟时间tpd 第第5

15、章章 集成逻辑门电路集成逻辑门电路0101tPHLtPLHm5 . 0 Um5 . 0 Ut tPHLPHL输出电压从高电平变化到低电平相对于输入电压变输出电压从高电平变化到低电平相对于输入电压变化的延迟时间；化的延迟时间；t tPLHPLH输出电压从低电平变化到高电平相对于输入电压变输出电压从低电平变化到高电平相对于输入电压变化的延迟时间；化的延迟时间；t tpdpdtpd = （tpLH +tpHL）/2 第第5章章 集成逻辑门电路集成逻辑门电路 14 13 12 11 10 9 874LS04 1 2 3 4 5 6 7VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2A 2Y

16、3A 3Y GND6 反相器 74LS04 的引脚排列图T4AR13kT3T2T1YR4100+VCCT5R2750R3360R53kTTL 反相器电路A=0时，T2、T5截止，T3、T4导通，Y=1。A=1时，T2、T5导通，T3导通、T4截止，Y=0。AY 一、TTL非门5.3 TTL5.3 TTL门电路的其他类型门电路的其他类型第第5章章 集成逻辑门电路集成逻辑门电路 14 13 12 11 10 9 874LS02 1 2 3 4 5 6 7VCC 3Y 3B 3A 4Y 4B 4A 1Y 1B 1A 2Y 2B 3A GND74LS02 的引脚排列图T4ABR1T3T2T1YR4+V

17、CCT5R2R3R5T2T1R1TTL 或非门电路A、B中只要有一个为1，即高电平，如A1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y0。AB0时，iB1、iB1均分别流入T1、T1发射极，使T2、T2、T5均截止，T3、T4导通，输出为高电平，即Y1。BAY二、TTL或非门第第5章章 集成逻辑门电路集成逻辑门电路 14 13 12 11 10 9 874LS51 1 2 3 4 5 6 7VCC 2B 2C 2D 2E 2F 2Y 2A 1A 1B 1C 1D 1Y GND74LS51 的引脚排列图T4ABCDR1T3T2T1YR4+VCCT5R2R3R

18、5T2T1R1TTL 与或非门电路A和B都为高电平（T2导通）、或C和D都为高电平（T2导通）时，T5饱和导通、T4截止，输出Y=0。A和B不全为高电平、并且C和D也不全为高电平（T2和T2同时截止）时，T5截止、T4饱和导通，输出Y=1。DCBAY三、TTL与或非门第第5章章 集成逻辑门电路集成逻辑门电路与门ABAB&1Y=AB=ABAB&YABA+B11或门AB1YY=A+B=A+B异或门AB&11YBABABABABABABABABAY)()(AB=1Y第第5章章 集成逻辑门电路集成逻辑门电路 四、集电极开路与非门（四、集电极开路与非门（OCOC门）门）（Open

19、 CollectorOpen Collector） 在实际使用中，有时需要将多个与非门的输出端直接并联实现“与”的功能，只要Y1或Y2有一个为低电平,Y便为低电平,只有当Y1和Y2均为高电平时,Y才为高电平。实现的逻辑功能是Y=Y1Y2,即能实现“与”的功能。这种用“线”连接形成“与”功能的方式称为“线与”。 ABCDY1Y2Y& 图5.2 与非门输出端直接并联 第第5章章 集成逻辑门电路集成逻辑门电路&74LS00&74LS00与非门、74LS20与非门2输入4与非门空管脚4输入2与非门1Y、2Y这两个管脚可以直接用导线连接起来吗？为什么？第第5章章 集成逻辑门电路集

20、成逻辑门电路l并不是所有形式的与非门都能接成“线与”电路。具有具有推拉式输出的与非门，其输出端就不允许进行线与连接推拉式输出的与非门，其输出端就不允许进行线与连接。l因为无论输出是高电平还是低电平，输出电阻都比较低，如果将两个输出端直接相连，当一个门的输出为高电平，另一个门输出为低电平时，就会形成一条从+UCC到地的低阻通路，必将产生一个很大的电流从截止门的V4管灌入到导通门的V5管，如图5.3所示。这个电流不仅会使导通门的输出低电平抬高，产生逻辑混乱，甚至会损坏两产生逻辑混乱，甚至会损坏两个门的输出管个门的输出管，这是不允许的。第第5章章 集成逻辑门电路集成逻辑门电路UCCUCCTTL()T

21、TL()V3R3R4V4V5R4V4V5V3R3Y11Y20图5.3两个TTL与非门输出端相连 不高不低的电平：1/0?电流很大，门1的V4管和门2的V5管烧毁！第第5章章 集成逻辑门电路集成逻辑门电路 图5.4集电极开路与非门 (a)电路； (b)逻辑符号 V1V2V5R1R2RLR3 UCCYABCABCY&(a)(b) (1)电路结构：输出级是集电极开路的。 1.1.集电极开路与非门集电极开路与非门(OC(OC门门) ) (2)逻辑符号：用“”表示集电极开路。集电极开路这样的电路还这样的电路还可以工作吗？可以工作吗？第第5章章 集成逻辑门电路集成逻辑门电路(3)工作原理：当V5饱

22、和，输出低电平U UOLOL0.3V0.3V；当V5截止，由外接电源E通过外接上拉电阻提供高电平U UOHOHE E。因此， OC门电路必须外接电源和负载电阻，才能提供高电平输出信号。RL的取值原则是：应保证输出高电平UoH2.7V,输出低电平UoL0.35V第第5章章 集成逻辑门电路集成逻辑门电路图5.5 OC门单个使用时的接法 &ABRL UCCY（1）OC门单个使用门单个使用第第5章章 集成逻辑门电路集成逻辑门电路&OC1&OC2OCn UCCRLY1Y2YnYY1Y2Yn图5.6 n个OC门输出端并联 (2) OC门的输出端并联，实现线与功能。 RL为外接负载电

23、阻。线与线与注意：注意：OC门运用时需加外加电门运用时需加外加电阻阻RL和电源和电源Ucc!第第5章章 集成逻辑门电路集成逻辑门电路 OC门的输出端并联实现线与功能 Y1Y2Y000010100111CDABCDABYYY21第第5章章 集成逻辑门电路集成逻辑门电路 用OC门实现电平转换的电路 （3）用OC门实现电平转换第第5章章 集成逻辑门电路集成逻辑门电路三态门电路的输出有三种可能出现的状态：高电平、低电平、高阻。何为高阻状态？悬空、悬浮状态，又称为禁止状态。测电阻为，故称为高阻状态。测电压为0V，但不是接地。因为悬空，所以测其电流为0A。五、三态门（五、三态门（TSLTSL）第第5章章

24、集成逻辑门电路集成逻辑门电路(1)电路结构：增加了控制输入端（Enable）。 1 1三态门的电路结构三态门的电路结构(2)工作原理：01截止YAB EN = 0时，时，电路为正常的与非工作状态，所以称控制端低电平有效。第第5章章 集成逻辑门电路集成逻辑门电路10导通1.0V1.0V截止截止悬空当EN = 1时，门电路输出端处于悬空的高阻状态。第第5章章 集成逻辑门电路集成逻辑门电路控制端高电平有效的三态门(3)逻辑符号控制端低电平有效的三态门用“”表示输出为三态。高电平有效低电平有效第第5章章 集成逻辑门电路集成逻辑门电路ABY1高阻态0001001101010110EN(4) TSL门的真

25、值表 第第5章章 集成逻辑门电路集成逻辑门电路2 2、三态门的应用、三态门的应用E=0E=0时，门时，门G G1 1使能，使能，G G2 2禁禁止，止， ；E=1E=1时，门时，门G G2 2使能，使能，G G1 1禁禁止，止， AY BY ABE1ENY1EN1(a) 多路开关G1G2（1 1）用三态门作）用三态门作多路开关多路开关第第5章章 集成逻辑门电路集成逻辑门电路E=0E=0时信号向右传送，时信号向右传送， ；E=1E=1时信号向左传送，时信号向左传送，（2 2）用三态门实现）用三态门实现信号双向传输信号双向传输AB BA AE1ENB1EN1(b) 双向传输G1G2第第5章章 集成

26、逻辑门电路集成逻辑门电路E1=0A1E2=0A2AnEn=0（3 3）用三态门构成）用三态门构成数据总线数据总线： 让各门的控制端轮流为低电平，即任何时刻只让各门的控制端轮流为低电平，即任何时刻只让一个让一个TSLTSL门处于工作状态，而其余门处于工作状态，而其余TSLTSL门均处于高门均处于高阻状态，这样总线就会轮流接受各阻状态，这样总线就会轮流接受各TSLTSL门的输出。门的输出。第第5章章 集成逻辑门电路集成逻辑门电路六、六、TTLTTL门电路多余输入端的处理门电路多余输入端的处理1.1.与非门的处理与非门的处理“1”“1”悬空悬空2.2.或非门、与或非门的处理或非门、与或非门的处理“0

27、”“0”BAY ABY 第第5章章 集成逻辑门电路集成逻辑门电路国际型号国内型号含义40CC 40CMOS系列74CT10一般TTL系列 74HCT20 高速TTL系列，H表示高速 74SHCT30 肖特基高速STTL系列 74LSCT40 低功耗高速STTL系列集成电路型号含义第第5章章 集成逻辑门电路集成逻辑门电路5.4 MOS5.4 MOS门电路门电路 MOS门电路：以MOS管作为开关元件构成的门电路。 MOS管有NMOS和PMOS两种，并且还分为增强型和耗尽型。在数字电路中，多采用增强型 当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管(意为互补)。 MOS

28、门电路，尤其是CMOS门电路具有制造工艺简单、集成度高、抗干扰能力强、功耗低、价格便宜等优点，得到了十分迅速的发展。 第第5章章 集成逻辑门电路集成逻辑门电路一、一、CMOS反相器反相器 要求要求: : V VDD DD U UGS(th)PGS(th)P+ +U UGSGS（thth）N N PMOS 管开启电压管开启电压NMOS 管开启电压管开启电压PMOS管管(负载管负载管)NMOS管管(驱动管驱动管)（1）基本电路结构衬底衬底 B和源和源极极S相连相连第第5章章 集成逻辑门电路集成逻辑门电路时时,增强型增强型PMOS管截止。管截止。时时,增强型增强型NMOS管截止。管截止。时时,增强型

29、增强型PMOS管导通管导通.时时,增强型增强型NMOS管导通管导通.NthGSGSNUu)(增增强强型型NMOS转转移移特特性性增增强强型型PMOS 转转移移特特性性PthGSGSPuu)(PthGSGSPuu)(GSPu+GSNu+NthGSGSNUu)(第第5章章 集成逻辑门电路集成逻辑门电路uiuOVDDTPTN当输入为低电平当输入为低电平 UIL=0V时，时，TN截止，截止，TP导通，导通， u uO O = U= UOHOHVVDDDD，为高电平为高电平2、工作原理、工作原理UIL=0VUOHVDDuGSP-+ +uGSN截止导通第第5章章 集成逻辑门电路集成逻辑门电路可见该电路构成

30、可见该电路构成 CMOS 非门，又称非门，又称 CMOS 反相器。反相器。无论输入高低，无论输入高低，VN、VP 中总有一管截止，使静态漏中总有一管截止，使静态漏极电流极电流 iD 0。因此。因此 CMOS 反相器静态功耗极微小。反相器静态功耗极微小。 uiuOVDDTPTN当输入为高电平当输入为高电平 UIH=VDD时，时，TP截止，截止，TN导通，导通， uO = UOL0，为低，为低电平电平UIH= VDDUOL 0VuGSP+- -uGSN+- -导通导通截止截止iouu 第第5章章 集成逻辑门电路集成逻辑门电路二、其它逻辑功能的二、其它逻辑功能的CMOS门电路门电路 1.与非门与非门

31、 电路电路将将两个以上两个以上CMOS反相反相器的器的P沟道沟道MOS管源极管源极和漏极分别并接，和漏极分别并接，N沟沟道道MOS管串接，就构管串接，就构成了成了CMOS与非门。与非门。并联串联第第5章章 集成逻辑门电路集成逻辑门电路 逻辑功能分析逻辑功能分析或者或者截止截止导通导通截止截止 导通导通 A和和B有低电有低电平时平时输出为高输出为高电平电平1001第第5章章 集成逻辑门电路集成逻辑门电路 逻辑功能分析逻辑功能分析截止截止截止截止导通导通 导通导通 A和和B都高电都高电平时平时输出为低输出为低电平电平该电路具有与非逻辑功能，即 Z=AB1111第第5章章 集成逻辑门电路集成逻辑门电

32、路2. 或非门或非门串联并联第第5章章 集成逻辑门电路集成逻辑门电路逻辑功能分析逻辑功能分析当当A、B中有中有高电平时高电平时或者或者导通导通 导通导通 或者或者截止截止截止截止或者或者输出为低输出为低电平电平第第5章章 集成逻辑门电路集成逻辑门电路逻辑功能分析逻辑功能分析A和和B都低电都低电平时平时截止截止截止截止导通导通 导通导通 输出为高输出为高电平电平第第5章章 集成逻辑门电路集成逻辑门电路三、三、 CMOSCMOS三态门三态门反相器三态输出三态输出 低电平有效、低电平有效、高电平禁止高电平禁止 Y=A正常工作状态高阻状态（禁止态） A Y 功能 1 Z 禁止 0 0 0 1 1 0

33、正常 工作ENZ：代表高阻：代表高阻真值表真值表导通导通 导通导通 第第5章章 集成逻辑门电路集成逻辑门电路四、四、CMOS传输门传输门C和C是一对互补的控制信号。由于TP和TN在结构上对称，所以图中的输入和输出端可以互换，又称双向开关。SD控制端(1)C0、 ，TN和和TP都不具备开启条件而截止，输入和输出之都不具备开启条件而截止，输入和输出之间相当于开关断开一样。间相当于开关断开一样。(2)C1、 ，TN和和TP都具备了导通条件，输入和输出之间相当都具备了导通条件，输入和输出之间相当于开关接通一样，于开关接通一样，uoui。1C0C第第5章章 集成逻辑门电路集成逻辑门电路3.传输门应用：传输门应用：C = 0时，TG1导通、TG2截止，uO = uI1；C = 1时，TG1截止、TG2导通，uO = uI2。10通止CMOSCMOS模拟开关：实现单刀双掷开关的功能。10通止模拟开关既可传递数字信号，又可传递模拟信号。模拟开关既可传递数字信号，又可传递模拟信号。 第第5章章 集成逻辑门电路集成逻辑门电路4066双向模双向模拟开关的逻拟开关的逻辑符号图辑符号图 输入 C开关状