用于探测器信号读出前端ASIC - 中国科学院高能物理研究所

1、2010-8-15NED20101用于探测器信号读出的前端ASIC 2010年年 8月月15日日中国科学院高能物理研究所中国科学院高能物理研究所王王 铮铮中国科学院中国科学院“核探测技术与核电子学核探测技术与核电子学”重点实验室重点实验室2010-8-15NED20102主要内容 国际上ASIC技术发展动态 半导体探测器读出ASIC（FEI-4，MIMOSA26） 气体探测器读出ASIC（TIMEPIX） 国内ASIC研究进展2010-8-15NED20103半导体探测器读出ASIC 探测器与ASIC采用hybrid结构 FEI4 探测器与ASIC作在同一个衬底上（单片结构） MINOSA26

2、2010-8-15NED201042010-8-15NED20105Pixel Detector Module Breakdown16 FE chipsSensor tileBump bondsPP0 connectionFlex HybridWire bonds2010-8-15NED20106Frontend Chip - FE-I4FE-I3Largest Chip in HEPReview Nov 3-4,2009New FE-I4Pixel size = 250 x 50 m2Pixels = 80 x 336Technology = 0.13mPower = 0.5 W/cm220

3、10-8-15NED20107Development of CMOS Pixel Sensors for Charged Particle Tracking Design according to 3 issues: Increasing S/N at pixel-level A to D Conversion at column-level Zero suppression at chip edge level Power v.s. speed: Power Readout in a rolling shutter modeSpeed 1 row pixels are read out /

4、MIMOSA26 is a reticule size MAPS with binary output, 10 k images / s Pixel array: 1152 x 576, 18.4 m pitch Hit density: 1E6 particles/cm/s Architecture: Pixel (Amp+CDS) array organised in / columns r.o.in the rolling shutter mode 1152 ADC, a 1-bit ADC (discriminator) / column Integrated zero suppres

5、sion logic Remote and programmable Lab. and beam tests: 62 chips tested, yield 75-90%21.5 mm13.7 mmMIMOSA26Active area: 10.6 x 21.2 mm2Pixel ArrayRolling shutter modeADCZero suppression2010-8-15NED20108MIMOSA26: 1st MAPS with Integrated nPixel array: 576 x 1152, pitch: 18.4 mnActive area: 10.6 x 21.

6、2 mm2nIn each pixel:AmplificationCDS (Correlated Double Sampling)n1152 column-level discriminatorsoffset compensated high gain preamplifier followedby latchnZero suppression logicnMemory managementnMemory IP blocksnReadout controllernJTAG controllernCurrent Ref.nBias DACsnRow sequencernWidth: 350 mn

7、I/O PadsPower supply PadsCircuit control PadsLVDS Tx & RxCMOS 0.35 m OPTO technology, Chip size : 13.7 x 21.5 mm2nTestability: several test points implemented all along readout pathPixels out (analogue)DiscriminatorsZero suppressionSignal transmissionnReference Voltages Buffering for 1152 discrimina

8、torsnPLL, 8b/10b optionalIntegration time: 100 s R.O. speed: 10 k frames/sHit density: 106 particles/cm/s2010-8-15NED20109气体探测器ASIC（TIMEPIX） GEM探测器 -megas探测器2010-8-15NED2010102010-8-15NED2010112010-8-15NED201012TIMEPIX芯片 四种工作模式 TOT：测量信号过阈宽度（时钟周期数） TIME：测量信号到达到公共停止信号时间间隔 MediPix:信号过阈次数计数 OneHit: 来一个信

9、号即为1，无信号为0 与标准GEM探测器测试，性能指标： 位置分辨：20 um （rms） 时间分辨：8ns （rms）2010-8-15NED201013国内ASIC研究进展2010-8-15NED201014研究背景高密度、低功耗、低成本的读出ASIC为了获得粒子径迹或图像更高的位置分辨力，各种新型为了获得粒子径迹或图像更高的位置分辨力，各种新型射线和粒子探测器的单元尺寸减小到射线和粒子探测器的单元尺寸减小到10m mm - 100m mm，称为称为密集阵列探测器密集阵列探测器。2010-8-15NED201015在研项目 GEM探测器读出ASIC的研制 高能所科技创新项目，2007201

10、0，40万 新型密集阵列探测器读出ASIC的研制 NSFC重点项目，清华、近物所、高能所联合，20082011，240万 气体探测器ASIC读出电子学的研究 中科院核电子学与探测技术重点实验室重点项目，30万，2010年 2010-8-15NED201016 极低噪声CMOS电荷灵敏前放的设计研究02468101260708090100110120 msENC e,rms Ib=0.1mAIb=0.2mAIb=0.4mAIb=0.6mAIb=0.8mAIb=1mA输入电容0.1pFENC=61.3e噪声水平达到国内领先，和国外最好的几个噪声水平达到国内领先，和国外最好的几个电子的水平相比，还有

11、一定差距电子的水平相比，还有一定差距清华大学2010-8-15NED201017 多通道GEM探测器读出ASIC的研制 第一版16通道CASA芯片的设计单通道包括电荷灵敏前放单通道包括电荷灵敏前放(CSA)、极零、极零相消、相消、CR-(RC)4成形和全差分缓冲输出成形和全差分缓冲输出CASA芯片版图清华大学2010-8-15NED201018输入电荷1500 fC增益1-19 mV/fC输出脉宽200800 ns积分非线性2.5%串扰0.98%功耗8.9 mW/ch020406080100120010002000300040005000600070008000900010000Cin pFE

12、NC e,rms =25ns, ENC=50.3e*Cin/pF+220e=50ns, ENC=62.2e*Cin/pF+265e=75ns, ENC=70e*Cin/pF+256e=100ns, ENC=80.1e*Cin/pF+260eCASA主要性能指标CASA噪声测试结果与GEM探测器的测试结果GEM detectorCASACOOL-X X-ray Generator (peak 8keV)探测器信号波形清华大学2010-8-15NED201019GEM探测器读出ASIC- GEMROC2009Nov，ver2 completed单通道原理图单通道原理图CSA+ShaperSimul

13、ationSimulationschematicschematicSchematics ver2Schematics ver2Chartered 0.35 ms technology16channel/chipStrip capacitance: 20100pFMost probable Qstrip:50fCLinear range: up to 200fC,inl100KHzNoise: 2000e,rmsGain:5mV/fCOutput: semi-Gaussian pulse50400ns peaking timePower consumption:20mW高能所高能所2010-8-

14、15NED201020GEMROC芯片扫描链单个读出通道基准和偏置模拟监测缓冲92m1500m 16通道低噪声电荷灵敏前放+积分成形电路电荷灵敏前放电荷灵敏前放极零相消极零相消RC积分积分输出级输出级高能所高能所2010-8-15NED201021SWAN芯片：开关电容阵列+Wilkinson型ADC832cell顺序读写控制逻辑顺序读写控制逻辑可预置纯格雷码计数器可预置纯格雷码计数器锁存器和串行输出锁存器和串行输出高能所高能所2010-8-15NED201022SWANSwitched-capacitor array with Wilkinson A/D convertors Next ve

15、rsion 8chn*32cell CAP array 12bit WADC optional 12bit/10bit/8bit mode clock : 50M / 100M serial data output optional LVDS or CMOS clock inputTapeout: Mar2009Tapeout: Mar2009LQFP100 packageTiming diagramGrey code output testRAMP circuit testADC noisechnlchnl0 01 12 23 34 45 56 67 7RMSRMS 0.540.54 0.5

16、90.59 0.590.590.620.62 0.620.62 0.610.61 0.590.59 0.560.56Chartered 0.35 ms technology高能所高能所2010-8-15NED201023四通道MAPMT放大读出ASIC 适用于多阳极光电倍增管波形采样波形采样读出的四通道模拟放大成形芯片，每个放大通道由 跨阻前放+ 滤波成形 +增益调整与输出驱动极构成。 2009年8月流片： 固定 136ns 成形时间，A类驱动放大级（线性好） 已完成实验室测试。 高能所高能所2010-8-15NED201024芯片参数电源 ： + -2.5V，0V；耦合方式： 输入输出皆可采用直流或交流耦合（目前为直流耦合）放大倍数： 102 mV/pC 可根据需要调整，最小51mV/pC） 通道间串扰： 0.05%每通道功耗： 34 mW （可低至约10 mW，根据驱动能力大小而定） 驱动能力 ： 驱动400欧电阻。输入动态范围：10.8pC输出动态范围：1.1V非线性度： 1% 事例率 ： 70K （堆积几率3）