实验七基于QuartusII原理图输入数字电路设计ppt课件

1、实验七、基于实验七、基于Quartus II的的原理图输入数字电路设计原理图输入数字电路设计 本部分实验内容为新内容，操作步骤较多，为保证明本部分实验内容为新内容，操作步骤较多，为保证明验工程进展终了，请同窗们务必提早做好预习预备验工程进展终了，请同窗们务必提早做好预习预备预习要求预习要求 1.从实验中心网站下载软件从实验中心网站下载软件2.按照按照ppt所示，操作运用，所示，操作运用，仿真数字逻辑器件功能仿真数字逻辑器件功能第一部分：实验要求第一部分：实验要求n经过本次实验，引导学生以经过本次实验，引导学生以EDA设计的设计的手段来设计数字逻辑电路；手段来设计数字逻辑电路；n认识可编程逻辑器

2、件认识可编程逻辑器件(PLD)；n掌握掌握QuartusII集成开发环境软件。集成开发环境软件。一、实验目的一、实验目的1. 学习学习EDA集成工具软件集成工具软件Quartus II的运用；的运用；2. 学会基于学会基于PLD的的EDA设计流程；设计流程；3. 学会运用原理图设计小型数字电路；学会运用原理图设计小型数字电路；4. 掌握对设计进展综合、仿真和设计下载的方法。掌握对设计进展综合、仿真和设计下载的方法。二、实验目仪器及器件二、实验目仪器及器件1、实验设备：数字电路实验箱、实验设备：数字电路实验箱1台台2、实验器件：可编程逻辑器件背板、实验器件：可编程逻辑器件背板三、实验原理三、实验

3、原理n可编程逻辑器件可编程逻辑器件Programmable Logic Devices，PLD，开展于，开展于20世纪世纪70年代，属半定制集成电路；年代，属半定制集成电路；n运用运用PLD器件，借助器件，借助EDA设计方法，可以方便、快速地设计方法，可以方便、快速地构建数字系统；构建数字系统；n任何组合逻辑电路都可以用任何组合逻辑电路都可以用“与门与门-或门二级电路实现；或门二级电路实现；n任何时序逻辑电路都可以由组合逻辑电路加上存储元件任何时序逻辑电路都可以由组合逻辑电路加上存储元件触发器、锁存器构成；触发器、锁存器构成；n人们由此提出乘积项可编程电路构造，原理构造如下：人们由此提出乘积项

4、可编程电路构造，原理构造如下：低密度低密度PLD可编程原理【早期器件】可编程原理【早期器件】低密度简单低密度简单PLDPLD，通常内部等，通常内部等效门数少于效门数少于500500个，个，只能实现通用数字只能实现通用数字逻辑如逻辑如7474系列系列的一些功能的一些功能n运用运用FPGA大容量可编程逻辑器件从事大容量可编程逻辑器件从事数字系统设计的三阶段：数字系统设计的三阶段：n1、常规逻辑功能描画的实现；、常规逻辑功能描画的实现；n指常规数字逻辑器件，如指常规数字逻辑器件，如3-8线译码器线译码器74LS，二进制计数器二进制计数器74LS161，移位存放器，移位存放器74LS194等；等；n2

5、、时序产生及控制、小型数字系统的实现；、时序产生及控制、小型数字系统的实现；n如用形状机完成如用形状机完成AD信号的采集，产生信号的采集，产生PWM时序控制步进电机时序控制步进电机n简易数字频率计、交通灯、数字种系统的实简易数字频率计、交通灯、数字种系统的实现等；现等；n3、算法功能、算法功能/综合系统的实现综合系统的实现nFFT算法实现、频谱分析等。算法实现、频谱分析等。四、实验义务四、实验义务 n参照以下图，在参照以下图，在QuartusII原理图输入环境下，画原理图输入环境下，画出出3-8线译码器构成的流水灯电路；线译码器构成的流水灯电路；五、实验步骤五、实验步骤n1. 建立一个工程；建

6、立一个工程；n2. 选定目的器件选定目的器件EPM240T100C5，配置管脚，对设，配置管脚，对设计进展综合；计进展综合；n3. 绘制设计电路原理图；绘制设计电路原理图；n4. 编辑测试鼓励波形文件，执行时序仿真，记录仿真结果；编辑测试鼓励波形文件，执行时序仿真，记录仿真结果；n5. 对设计进展引脚锁定，下载设计文件到芯片中；对设计进展引脚锁定，下载设计文件到芯片中；n6. 断电后衔接验证电路，然后上电察看硬件运转结果，如断电后衔接验证电路，然后上电察看硬件运转结果，如不正确，需求重新修正设计；不正确，需求重新修正设计；n7. 记录实验结果及实验过程中出现的问题及处理方法。记录实验结果及实验

7、过程中出现的问题及处理方法。n注：注：5-7步的操作参考实验八的步的操作参考实验八的ppt，如本次实验未完，如本次实验未完成，第八次实验继续进展，请自行保管设计工程文件夹。成，第八次实验继续进展，请自行保管设计工程文件夹。六、实验报告要求六、实验报告要求 n1. 记录设计原理图。记录设计原理图。n2. 记录综合结果逻辑单元记录综合结果逻辑单元的耗的耗费情况等。费情况等。n3. 记录仿真结果画出仿真波形。记录仿真结果画出仿真波形。n4. 分析结果实验景象结论。分析结果实验景象结论。n5. 简答思索题。简答思索题。思索题：思索题：1、什么是可编程逻辑器件，简述其优点；、什么是可编程逻辑器件，简述其

8、优点；2、简述、简述QuartusII从事本实验工程设计的流程。从事本实验工程设计的流程。第二部分：第二部分：QuartusII软件运用软件运用n请同窗们参照后面的步骤，提早做好预习，请同窗们参照后面的步骤，提早做好预习，熟习熟习QuartusII软件的操作环境；软件的操作环境；nQuartusII软件可到实验中心网站上下载，软件可到实验中心网站上下载，要留意它的破解步骤要留意它的破解步骤一、预备一、预备n1、运用、运用QuartusII软件之前，软件之前，请确保软件已正常破解请确保软件已正常破解n假设启动假设启动QuartusII时看到如时看到如下界面，那么阐明软件尚未下界面，那么阐明软件尚

9、未正常破解，需求破解后才干正常破解，需求破解后才干正常运用：正常运用：将本机将本机D:Altera目录下的目录下的License.Dat文件文件中的中的MAC号即完成破解号即完成破解;右图所示为查看本机右图所示为查看本机MAC地址实践地址地址实践地址的方法。的方法。2、Quartus II 6.0主界面操作环境主界面操作环境1、Project Navigator工程管理器工程管理器2、Message window信息窗口信息窗口2、Status window形状窗口形状窗口3、常用工具栏、常用工具栏To reset views: Tools Customize Toolbars Reset A

10、llRestart Quartus IIWindow & new file buttonsCompiler reportFloorplanExecution controlsDynamic menus假设假设QuartusII界面界面上一些默许的按钮上一些默许的按钮被封锁，影响运用，被封锁，影响运用，可按右边的操作步可按右边的操作步骤来复原骤来复原工程创建时的预备任务工程创建时的预备任务nQuartusII经过经过“工程工程Project来管理设计文来管理设计文件，必需为此工程创建一个放置与此工程相关的件，必需为此工程创建一个放置与此工程相关的一切设计文件的文件夹；一切设计文件的文件夹

11、；n此文件夹名不宜用中文，也最好不要用数字，应此文件夹名不宜用中文，也最好不要用数字，应放到磁盘上容易找到的地方，不要放在软件的安放到磁盘上容易找到的地方，不要放在软件的安装目录中；装目录中；n建立完工程文件夹后再进展后续操作建立完工程文件夹后再进展后续操作二、在二、在QuartusII6.0环境下建立工程环境下建立工程1、工程创建导游、工程创建导游工程文件名，任取，建立工程文件名，任取，建立在用户本人的目录下，不在用户本人的目录下，不要运用软件的安装目录或要运用软件的安装目录或系统目录系统目录选择任务途径选择任务途径顶层实体名，普通和工程顶层实体名，普通和工程名一样名一样文件菜单文件菜单基于

12、已有工程创建工程基于已有工程创建工程普通普通 不运用不运用添加用户的设计文件添加用户的设计文件Graphic (.BDF, .GDF)AHDLVHDLVerilogEDIFNotes:Files in project directory do not need to be addedAdd top level file if filename & entity name are not the same选中待添加的文件后点击选中待添加的文件后点击“Add，假设暂无文件，假设暂无文件，直接点击直接点击“NextAdd user library pathnamesUser librarie

13、s MegaCore/AMPPSM librariesPre-compiled VHDL packages2、为创建的工程添加设计文件、为创建的工程添加设计文件选择选择CPLD/FPGA器件型号器件型号选择选择CPLD/FPGA器件所属系列器件所属系列3、器件选择、器件选择本本EDA实验背板所运用的器件为实验背板所运用的器件为ALtera公司公司MAXII系列系列Family的的EPM240T100C5Avaliable devices选择第三方选择第三方EDA工具工具如如ModelSim、Synplify等等这里不需求这里不需求4、EDA 工具设置工具设置5、完成、完成!1工程创建终了，界面

14、上在工程管理器工程创建终了，界面上在工程管理器处出现所选用的器件系列、器件名及工程处出现所选用的器件系列、器件名及工程文件名文件名“epm240；2可以看出：软件界面没有明显变化，可以看出：软件界面没有明显变化，需求用户再建立设计文件。需求用户再建立设计文件。关于创建工程的补充阐明关于创建工程的补充阐明n1指定工程所在的任务库文件夹、工程名及设指定工程所在的任务库文件夹、工程名及设计实体名；计实体名；n2将设计文件参与工程中；将设计文件参与工程中；n3选择仿真器和综合器类型默许选择仿真器和综合器类型默许“None为选择为选择QuartusII自带的；自带的；n4选择目的芯片开发板上的芯片类型；

15、选择目的芯片开发板上的芯片类型；n5工具设置假设都不选择，那么运用工具设置假设都不选择，那么运用QuartusII自带的一切设计工具；自带的一切设计工具；n6终了设置。终了设置。n工程建立后，假设需求新增设计文件，可以经过工程建立后，假设需求新增设计文件，可以经过Project /Add_Remove在工程中添加新建立在工程中添加新建立的设计文件，也可以删除不需求的设计文件。编的设计文件，也可以删除不需求的设计文件。编译时将按此选项卡中列出的文件处置。译时将按此选项卡中列出的文件处置。三、在三、在QuartusII6.0工程下建立设计文件工程下建立设计文件1、在、在File菜单下点击菜单下点击

16、“New，即弹出用户设，即弹出用户设计建立导游计建立导游QuartusII支持原理图输入支持原理图输入Block Diagram/Schematic File、VHDL言语输入等多种设计输入方式，后面以原理图输入为例引见言语输入等多种设计输入方式，后面以原理图输入为例引见2、建立原理图设计文件、建立原理图设计文件原理图绘制区绘制工具工程文件名3、调用参数化元件、调用参数化元件n在绘图区双击鼠标左键，即弹出添加符号在绘图区双击鼠标左键，即弹出添加符号元件的窗口元件的窗口在此输入知的元在此输入知的元件名，可以快速件名，可以快速地调出元件地调出元件在此可选择查看在此可选择查看库中一切的元件库中一切的

17、元件n分别调用了输入端口分别调用了输入端口“input和逻辑器件和逻辑器件“74调用库元件预览调用库元件预览4、绘图控制操作、绘图控制操作1、选择及画线工具、选择及画线工具2、文本工具、文本工具3、符号工具，可跳出前、符号工具，可跳出前面添加元件的窗口面添加元件的窗口4、窗口缩放工具，左键放大，右键减少、窗口缩放工具，左键放大，右键减少5、窗口全屏显示，按、窗口全屏显示，按“ESC退出退出阐明：运用图示阐明：运用图示2-4的工具按钮后，请切换回的工具按钮后，请切换回1按钮选按钮选择及画线工具，才干对绘图进展编辑。择及画线工具，才干对绘图进展编辑。其他工具按钮不常用，其他工具按钮不常用，这里不引

18、见这里不引见5、设计、设计74，并进展功能验证测试，并进展功能验证测试n从符号库中调出从符号库中调出74及需求的输入、输出端口，排及需求的输入、输出端口，排放整齐放整齐n完成画线衔接操作鼠标放到端点处，会自动捕完成画线衔接操作鼠标放到端点处，会自动捕捉，按下左键拖动到目的处，释放后即完成一次捉，按下左键拖动到目的处，释放后即完成一次画线操作画线操作为端口命名为端口命名n鼠标左键双击端口名，如图示鼠标左键双击端口名，如图示74电路电路Y7N端所示，直接输入用户自定义的名字即可。端所示，直接输入用户自定义的名字即可。n74逻辑测试电路原理图设计终了！逻辑测试电路原理图设计终了！四、全程编译四、全程

19、编译在下拉菜单在下拉菜单“Processing中选择中选择“Start Compilation，启动全程编译，启动全程编译编译完成后的编译完成后的信息报告窗口信息报告窗口关于全程编译关于全程编译nQuartusII的编译器由一系列处置模块构成；的编译器由一系列处置模块构成；n这些模块担任对设计工程的检错、逻辑综合、构造综合、输这些模块担任对设计工程的检错、逻辑综合、构造综合、输出结果的编辑配置，以及时序分析；出结果的编辑配置，以及时序分析；n在这一过程中，将设计工程适配到在这一过程中，将设计工程适配到FPGA/CPLD目的器件中，目的器件中，同时产生多用途的输出文件，如功能和时序信息文件，器件

20、同时产生多用途的输出文件，如功能和时序信息文件，器件编程的目的文件；编程的目的文件；n编译器首先检查出工程设计文件中能够的错误信息，以供设编译器首先检查出工程设计文件中能够的错误信息，以供设计者排除，然后产生一个构造化的网表文件表达的电路原理计者排除，然后产生一个构造化的网表文件表达的电路原理图文件；图文件；n启动全程编译：启动全程编译：n选择选择Processing/Start Compilation,自动完成分析、排错、自动完成分析、排错、综合、适配、汇编及时序分析的全过程。综合、适配、汇编及时序分析的全过程。n编译过程中，错误信息经过下方的信息栏指示红色字体。编译过程中，错误信息经过下方

21、的信息栏指示红色字体。双击此信息，可以定位到错误所在处，矫正后在此进展编译双击此信息，可以定位到错误所在处，矫正后在此进展编译直至排除一切错误；直至排除一切错误；n编译胜利后，会弹出编译报告，显示相关编译信息。编译胜利后，会弹出编译报告，显示相关编译信息。n工程编译完成后，设计结果能否满足设计要求，工程编译完成后，设计结果能否满足设计要求，可以经过时序仿真来分析；可以经过时序仿真来分析；n时序仿真主要包含如下的设置步骤：时序仿真主要包含如下的设置步骤：n翻开波形编辑器；翻开波形编辑器；n设置仿真时间区域；设置仿真时间区域；n波形文件存盘；波形文件存盘；n将端口节点信号选入波形编辑器中；将端口节点信号选入波形编辑器中；n编辑输入波形输入鼓励信号；编辑输入波形输入鼓励信号；n总线数据格式设置