第4章 组合逻辑电路

1、（3-1）第四章第四章 组合逻辑电路组合逻辑电路（3-2）第四章第四章 组合逻辑电路组合逻辑电路 4.1 概述概述 4.2 组合逻辑电路分析组合逻辑电路分析 4.3 利用小规模集成电路设计组合电路利用小规模集成电路设计组合电路 4.4 几种常用的中规模组件几种常用的中规模组件 4.5 利用中规模组件设计组合电路利用中规模组件设计组合电路 4.6 组合逻辑电路的冒险与竞争组合逻辑电路的冒险与竞争 4.7 VHDL描述组合逻辑电路描述组合逻辑电路（3-3）逻辑电路逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路现时的输出仅取现时的输出仅取决于现时的输入决于现时的输入除与现时输入有除与现时输

2、入有关外还与原状态关外还与原状态 有关有关 4.1 概述概述（3-4）电路电路 结构结构输入输出之间输入输出之间的逻辑关系的逻辑关系 4.2 组合逻辑电路分析组合逻辑电路分析确定确定（3-5）Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1AB&YY3Y2（3-6）反演律反演律反演律反演律（3-7）=A BABY001 100111001（3-8）A B.Y = AB AB .ABA B = AB +ABBAY（3-9）=A B =1ABY逻辑符号逻辑符号=A BABY001 100100111（3-10）Y&1BA&C101AA=AC +

3、BCY=AC BC 设：设：C=1封锁封锁打开打开选通选通A信号信号（3-11）Y&1BA&C011设：设：C=0选通选通B信号信号B=AC +BCY=AC BC（3-12） 解解：根据给出的逻辑图可写出：根据给出的逻辑图可写出Y2、Y1、Y0和和D、C、B、A之间之间的逻辑函数式的逻辑函数式从逻辑函数式中不能直观地看出这从逻辑函数式中不能直观地看出这个电路的逻辑功能和用途。需要把个电路的逻辑功能和用途。需要把其转换成其转换成真值表真值表的形式。的形式。ACDBDCDBDCDYBCDCBDACDBCDCBDYDBADCDBADCY012（3-13）可以看出，可以看出， DCBA

4、DCBA表示的二进制数表示的二进制数5 Y5 Y0 0=1=1 DCBA DCBA表示的二进制数表示的二进制数6-10 Y6-10 Y1 1=1 =1 DCBA DCBA表示的二进制数表示的二进制数11 Y11 Y2 2=1=1 因此，用这个逻辑电路可以因此，用这个逻辑电路可以用来判别输入的用来判别输入的4 4位二进制数数值的位二进制数数值的范围。范围。D CB A Y2Y1Y00000001000100100100010011001010000101010010110010011101010000101001010101001010111001100100110110011101001111

5、100输入输出ACDBDCDBDCDYBCDCBDACDBCDCBDYDBADCDBADCY012（3-14）（3-15）（3-16）（3-17）任务任务要求要求最简单的最简单的逻辑电路逻辑电路步骤：步骤：4.3 组合逻辑电路设计组合逻辑电路设计1. 1. 进行逻辑抽象进行逻辑抽象 分折事件的因果关系，设定输入变量、分折事件的因果关系，设定输入变量、输出变量输出变量 定义实际问题的逻辑含义定义实际问题的逻辑含义 列出真值表。列出真值表。2. 2. 写出逻辑函数式写出逻辑函数式 3. 3. 选定器件的类型选定器件的类型4. 4. 将逻辑函数进行化简或变成适当的形式将逻辑函数进行化简或变成适当的形

6、式5. 5. 画出逻辑图，画出逻辑电路的连接图，从输入到输出。画出逻辑图，画出逻辑电路的连接图，从输入到输出。6. 6. 工艺设计。包括设计机箱、面板、电源、显示电路、控制工艺设计。包括设计机箱、面板、电源、显示电路、控制开关等等。最后还必须完成组装、测试。开关等等。最后还必须完成组装、测试。（3-18）（3-19） ( 0 0 0 0 C 0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1一、采用小规模集成电路设计一、采用小规模集成电路设计（3-20）CBACBABABCAYC 0 0 0 0 C 0 0 1 00 1 0 00 1 1 11

7、0 0 01 0 1 11 1 0 11 1 1 1ACBCBAY ACBCBAY CABCBA )(BACBA ABC00011110011111（3-21）CABCBAY & & ABCY&ABCC)(BACBAY （3-22） 开工为开工为“1”，不开工为，不开工为“0”； G1和和 G2运行为运行为“1”，不运行为，不运行为“0”。（3-23）0111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2（3-24）ABCCABCBABCAG 1ABCCBACBACBA

8、G 2ABC001001 11 101111ACBCABG 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0A B C G1 G2 100011 0 1（3-25）ACBCABG 1ACBCAB ABCCBACBACBAG 2ABCCBACBACBAG 2 ABC001001 11 101111（3-26）A BCA BC&G1G2ACBCAB G1ABCCBACBACBA2 G（3-27） 例3.设计一个代码转换电路，输入为4位二进制代码，输出位4位循环码。可以采用各种逻辑功能门电路来实现。 解： 设输入的4位二进制代

9、码位为A3,A2,A1,A0，输出位4位循环码为Y3,Y2,Y1,Y0.其真值表如下：（3-28）Y3=A3Y2=A3 A2Y1=A2 A1Y0=A1 A0（3-29）（3-30）例例4-10：在只有原变量输入，没有反变量输入条件下，用在只有原变量输入，没有反变量输入条件下，用与非门实现函数与非门实现函数F(A,B,C,D)=m(4,5,6,7,8,9,10,11,12,13,14)解：解： 第一步第一步: 作出卡诺图，化简求得最简与或表达式。作出卡诺图，化简求得最简与或表达式。01110111000111100001CDAB010101111110&ABC&ABDFDACBB

10、ABAF 化简结果为：化简结果为：允许有反变量输入的逻辑电路：允许有反变量输入的逻辑电路：DACBBABAF 变换为变换为与非与非与非与非式：式： 四种尾部因子四种尾部因子 尾部因子尾部因子指每个乘积项中带非号部分的因子指每个乘积项中带非号部分的因子（3-31）ACBBDAACBBDACABDBADACBBABAF )()( 第二步第二步: : 对化简结果进一步变对化简结果进一步变换，力求电路最简。换，力求电路最简。由于只有原变量输入，则其逻辑电路：由于只有原变量输入，则其逻辑电路：&BC&ADF1111(a)&BCADF(b)逻辑电路如图：逻辑电路如图：比上图电路更简

11、单，但仍然不是最佳结果。比上图电路更简单，但仍然不是最佳结果。 两种尾部因子两种尾部因子（3-32）第三步：第三步：引入引入生成项生成项，进一步改进。，进一步改进。根据 ABADABABDDACFBABCDDBABA&ACDBF(c)l逻辑电路如图逻辑电路如图= ()()A BCDB ACD=()ABCDBACDABAAB AABCDBABCDAABCD BABCD 该电路仍然是级门结构，该电路仍然是级门结构，只需要个与非门，是实现该只需要个与非门，是实现该函数的最佳结果。函数的最佳结果。CACBBACBBA 一种尾部因子一种尾部因子（3-33）在只有原变量输入，没有反变量输入的条件下

12、，使在只有原变量输入，没有反变量输入的条件下，使用与非门设计的特点：用与非门设计的特点：(1) (1) 结构为级门电路，分别是结构为级门电路，分别是输入级输入级、与项级与项级和和输出级输出级（或（或项级）。项级）。(2) (2) 输入级输入级门电路的个数，取决于函数中乘积项所包含的门电路的个数，取决于函数中乘积项所包含的尾部尾部因子因子种类的多少。种类的多少。(3) (3) 与项级与项级包含器件的多少，取决于乘积项的多少。包含器件的多少，取决于乘积项的多少。(4) (4) 输出级总是一个与非门。输出级总是一个与非门。因此：应尽可能地因此：应尽可能地合并乘积项合并乘积项，以减少与项级的器件数；，

13、以减少与项级的器件数；尽可能地尽可能地减少尾部因子减少尾部因子的种类，以减少输入级器件的数目。的种类，以减少输入级器件的数目。（3-34）三、对偶规则三、对偶规则F F与与F F* *互为对偶式互为对偶式1、对偶式、对偶式)1 ,0 ,(BBAAfF)0 , 1 ,(BBAAfF1001()FA B C*()FABC例：例：求对偶式时，变量是保持不变的求对偶式时，变量是保持不变的0FA B B C （）*1FABB C（） （ +） 复习第二章复习第二章 对偶规则对偶规则（3-35）)(CBAF设设)(*CBAF则则F F的对偶式的对偶式)(CBAFF F的反演式的反演式求对偶式求对偶式100

14、1变量保持不变变量保持不变求反演式求反演式1001AAAA总结总结（3-36）例例4- -11：在只有原变量输入条件下，采用或非门实现逻辑在只有原变量输入条件下，采用或非门实现逻辑函数函数F(A,B,C,D)=m(0,5,7, 11,12,13,15)解：解：第一步：第一步：先求先求F*(A,B,C,D)的最小项表达式，并化简。的最小项表达式，并化简。 *14,13,12,11,9,7,61,2,3,4,6,8,5,119, 0,14mmFF 11111000111100001CDAB11111110卡诺图通过卡诺图化简，得到：通过卡诺图化简，得到：DBADABBCADCF *第二步：第二步：

15、寻找全部生成项，进行乘积项合并。寻找全部生成项，进行乘积项合并。 F*(对偶式对偶式) 与与 的最小项一一对应，只是变量相反，即：的最小项一一对应，只是变量相反，即：最小项下标最小项下标i为为(2n-1)-i的最小项。的最小项。FABACABCCBA （3-37）DBADABBCADCF *第二步：第二步：寻找全部生成项，进行乘积项合并。寻找全部生成项，进行乘积项合并。CDABCCDABCCDABDCDABDABCABDABCABABDABCBCDD有个生成项，其中有个生成项，其中ABD找不到可以合并的乘积项，为无用生成项。找不到可以合并的乘积项，为无用生成项。加入生成项以后得：加入生成项以后

16、得：第三步：第三步：减少尾部因子种类。减少尾部因子种类。()ABAAB *FCDBCADABCDADBDCBCA DABCDAD BDBA D*ABCFCDABCABDABDCDBCADABCDADBBCD（3-38）第四步：第四步：写出原函数。写出原函数。*FDCBCA DABCDDDBBA DADCDBCABDABCFDADABDDBADADCBADBACBDCDF 第五步：第五步：两次求反，得到或非或非表达式。两次求反，得到或非或非表达式。逻辑电路逻辑电路1111111FABCD*FF （3-39）4.4.1 编码器编码器4.4 几种常用的组合逻辑组件几种常用的组合逻辑组件n 位二进制代

17、码有位二进制代码有 2n 种组合，可表示种组合，可表示 2n 个信个信息。息。编码器编码器（3-40）（3-41）例：用与非门组成例：用与非门组成三位二进制编码器三位二进制编码器- 八线八线 - 三线编码器三线编码器（3-42）I1 I2 I3 I4 I5 I6 I7 I8 F3 F2 F1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 0

18、 1 1 1 1 1 1 1 0 1 1 1 真值表真值表86421IIIIF8642IIII87432IIIIF 87653IIIIF （3-43）I1I2I3I4I5I6I7I8&F3F2F18-3编码器逻辑图编码器逻辑图（3-44）优先编码器优先编码器例如：例如： 3 3位二进制优先编码器（位二进制优先编码器（8 8线线3 3线）线） 经典代表集成电路：经典代表集成电路：74LS14874LS148 （3-45）2、3位二进制优先编码器位二进制优先编码器在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。输 入I7 I6 I5 I4 I3 I2 I1 I0输 出Y

19、2 Y1 Y010 10 0 10 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0设I7的优先级别最高，I6次之，依此类推，I0最低。真真值值表表 哪个输入的优先级最高？哪个输入的优先级最高？（3-46）12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIII

20、IIIIIY逻辑表达式逻辑表达式BABAA（3-47）逻辑图逻辑图111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08线线-3线线优优先先编编码码器器 如果要求输出、输入均为反变量，则只要在图中如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。的每一个输出端和输入端都加上反相器就可以了。（3-48）12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIII

21、IIIIIYIIIIIIIIIIIIIIY45672IIIIY 输出、输入均为反变量，则只要在图中的每一个输出端和输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了输入端都加上反相器就可以了 24534567245345671 IIIIIIIIIIIIIIIIY（3-49）2、集成、集成3位二进制优先编码器位二进制优先编码器VCC YS YEX I3 I2 I1 I0 Y0I4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 974LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEXST I7 I6 I5 I

22、4 I3 I2 I1 I0 6 7 9 15 1474LS148 5 4 3 2 1 13 12 11 10(a) 引脚排列图(b) 逻辑功能示意图集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148ST为选通输入端，低电平有效。YS为选通输出端，通常接至低位芯片的ST端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。 YEX 0表示是编码输出； YEX 1表示不是编码输出。（3-50）输 入输 出ST01234567 IIIIIIII012 YYYEXYSY10000000001 1 1 1 1 1 1 1 0 1 0 1 1

23、 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 11 00 10 10 10 10 10 10 10 1输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效输输出出：逻辑：逻辑0(0(低电平）有效低电平）有效选通输入端选通输入端选通输出端选通输出端扩展输出端扩展输出端（3-51）逻辑图逻辑图（3-52） 端口特点：端口特点： 输入为反变量输入为反变量 输出为反函数输出为反函数 扩展端： 选通输入 ：控制电路工作状态

24、“0”选通 选通输出 ： 输出“0”表示电路选通，无输入扩展输出 ： 输出“0”表示电路选通，有输入STSTIIIIIIIIYS76543210SYEXYSTYYSEX（3-53）试用两片74LS148接成16线4线优先编码器 分析： 输入：将两片输入分为低8位和高8位 输出：分为最高位和低3位优先顺序：高位片始终选通， 高位无输入时，选通低位片 两片输出相与，构成输出低3位输出最高位采用 ：高位有输入时为1 高位无输入时为001S12SYS!EXY（3-54）输入输入接地，选通接地，选通 1 1 未选通未选通00110011111A12A12（00110011）当高位输入时当高位输入时1（3

25、-55）输入输入接地，接地，选通选通 0 0 选通选通11111101011当低位输入时当低位输入时A4A4（10111011）哪个输入优先哪个输入优先级最高？级最高？（3-56） 3. 优先编码器的应用优先编码器的应用 编码器的应用是非常广泛的。编码器的应用是非常广泛的。 例如，计算机键盘，其内部就是一个字符编码器。它将键盘上例如，计算机键盘，其内部就是一个字符编码器。它将键盘上的大、小写英文字母、数字及符号还包括一些功能键（回车、的大、小写英文字母、数字及符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送到计算机空格）等编成一系列的七位二进制数码，送到计算机CPU，然，然后

26、再进行处理、存储、输出到显示器上。后再进行处理、存储、输出到显示器上。 还可以用编码器监控炉罐的温度，若其中任何一个炉温超过标还可以用编码器监控炉罐的温度，若其中任何一个炉温超过标准温度或低于标准温度，准温度或低于标准温度， 则检测传感器输出一个则检测传感器输出一个0电平到编码器电平到编码器的输入端，的输入端， 编码器编码后输出三位二进制代码到微处理器进行编码器编码后输出三位二进制代码到微处理器进行控制。控制。（3-57）4.3.2 译码器译码器译码是编码的逆过程，即将某个二进制译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。翻译成电路的某种状态。（1）二进制译码器）二进制译码器将将n

27、种输入的组合译成种输入的组合译成2n种电路状态。种电路状态。也叫也叫n-2n线译码器。线译码器。译码器的输入：译码器的输入：一组二进制代码一组二进制代码译码器的输出：译码器的输出：一组高低电平信号一组高低电平信号（3-58） 输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0

28、 0 0 0 0 0 0 1输输 出出Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C（3-59）CBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC（3-60）2-4线译码器线译码器74LS139的功能表的功能表 A1 A0 1 X X 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 S0Y1Y2Y3Y“”表示低电平有效。表示低电平有效。SAAY010SAAY010SAAY011SAAY

29、012SAAY013（3-61）&1Y0Y2Y3YA1A0S2-4线译码器线译码器74LS139的内部线路的内部线路输入输入控制端控制端输出输出SAAY010SAAY011SAAY012SAAY013（3-62）S1S101A11A01Y11Y21Y31Y01A11A01Y11Y21Y31YS202A12A02Y12Y22Y32YccUGND32Y22Y12Y02Y12A02AS274LS139管脚图管脚图一片一片139种含两个种含两个2-4译码器译码器（3-63）功能：利用译码器分时将采样数据送入计算机。功能：利用译码器分时将采样数据送入计算机。0Y1Y2Y3Y0A1AS2-4线译线

30、译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门AEBECEDE总线总线（3-64）000全为全为1工作原理工作原理：（以：（以A0A1=00为例）为例）数据数据0Y1Y2Y3Y0A1AS2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门AEBECEDE总线总线脱离总线脱离总线（3-65）作业 P173： 4-5（2） 4-6（1） 4-7（1） 4-8 用与非门来实现 4-9 4-10（1）（3-66）：012,S S S当当 时时：2310SSSS 1iY 逻辑图：逻辑图：2311SSSS iiYm （3-67）3线8线74LS13874LS1

31、38的真值表（3-68）当S1为高， 、 都为低时，2S3S输出输出 - - 是是A A2 2 A A1 1 A A0 0 这三个变量的全部最小项的译码这三个变量的全部最小项的译码输出。输出。0Y7Y（3-69）试用两片74LS138组成4位输入， 16位输出的译码器 解：分为高位片和低位片，输入低3位分送两片,输入最高位控制片选,两片之间选反相控制，同一时刻只选一片工作（3-70） 用两片74LS138接成的4线16线译码器0100000选通选通未选通未选通输出输出（3-71）用两片74LS138接成的4线16线译码器1000未选通未选通选通选通输出输出111（3-72） 同理我们也可以采用

32、两个4线16线译码器接成一个5线32线译码器（3-73）有拒绝伪码功能有拒绝伪码功能（2）二十进制译码器（）二十进制译码器（4线线-10线译码器）线译码器）（3-74）二十进制译码器74LS42（2）二十进制译码器（）二十进制译码器（ 4线线-10线译码器）线译码器）（3-75）（3 3）采用二进制译码器设计组合电路）采用二进制译码器设计组合电路 原理：二进制译码器输出包含全部最小项 步骤： 列出所需电路的逻辑式（真值表） 利用最小项和式，用译码器和或门（与非门）阵列实现（3-76）逻辑式 最小项和式 5323mmmCBACBABCAZ65431mmmmCBABCACBACABZ7312mmm

33、CBABCAABCZ654365431YYYYmmmmZ7317312YYYmmmZ5325323YYYmmmZ（3-77）逻辑图逻辑图（3-78） ()()()YABBCACAB CCAA BCA BB CABCABCABCABC7653mmmm（3-79）（4 4）显示译码器）显示译码器二二-十进十进制编码制编码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到人们习惯的十进制显示出来，这就要用到显示译码器显示译码器。（3-80）（3-81）显示器件显示器件： 常用的是常用的是七段显示器件七段显示器件

34、abcdefg组成：组成：LED(LED(发光二极管）；发光二极管）； LCDLCD（液晶显示器）（液晶显示器）（3-82）gfedcba 由七段发光二极管构成由七段发光二极管构成例：例： 共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdefdgfecbagfedcba共阴极接法共阴极接法abcdefg（3-83）Q3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码100101111117个个4位位（3-84）gfedcbaQ3 Q2 Q1 Q0a

35、 b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9（3-85）（3-86）（3-87）Ya- Yg化简得:0123021302130123AAAAAAAAAAAAA

36、AAAaY0121301201213012AAAAAAAAAAAAAAAAYb0122301223AAAAAAAAAAYc012123012123AAAAAAAAAAAAgY（3-88）LT：灯测试输入灯测试输入0LT时使各输出全部为时使各输出全部为高电平高电平RBI：灭零输入灭零输入RBOBI：灭灯输入灭灯输入/灭零输出灭零输出RBILTAAAARBO012300012.600（3-89）用7448驱动BS201的连接方法7448集电极开路，输出端必须要加上拉电阻集电极开路，输出端必须要加上拉电阻74487448 七段显示译码器七段显示译码器 输出高电平有效，用以驱动共阴输出高电平有效，用以

37、驱动共阴极数码显示器。极数码显示器。 （3-90）有灭零控制的8位数码显示系统00100.050 100.0510100.00010100.000000.050 0.05结论：最高位与最低位结论：最高位与最低位应应0） 应依次从高位应依次从高位), ), 个位不个位不 应依次从位位应依次从位位), ), 小数后小数后1 1位不位不RBO作为输出：作为输出：表示已全零表示已全零作为输入：作为输入：RI所有灯全灭所有灯全灭（3-91） 集成电路七段显示译码器有：集成电路七段显示译码器有：7446，7447：集电极开路输出，低电平作用输出直接驱动共阳极LED数码管。7448：集电极开路输出，内部配有

38、2K上拉电阻，外部不需外接电阻。高电平作用输出直接驱动共阴极LED数码管。7449：集电极开路输出，驱动共阴极LED数码管。 （3-92）译码器的应用二进制译码器的应用很广，除了代码转换、驱动各种显示器件外，典型的应用还有以下几种： 实现存储系统和其它数字系统的地址译码； 实现逻辑函数； 带使能端的译码器可用作数据分配器或脉冲分配器。（3-93）在计算机系统中用作地址译码器计算机系统中的器件(如寄存器、 存储器)和外设(如键盘、 显示器、 打印机等)接口都通过统一的地址总线AB、 数据总线DB、 控制总线CB与CPU相连。器件 0CSDBOE WR器件 kCSDBOE WR译码器0YkYCPU

39、DBWRRDAB（3-94）译码器可用作数据分配器例：例：74LS138 374LS138 38 8译码器的各输入端的连接情况及译码器的各输入端的连接情况及 S S1 1 输入信号输入信号D D的波形如下图所示。试画出八个输出引的波形如下图所示。试画出八个输出引脚脚 - - 的波形。的波形。0Y7Y 其余各端输出始其余各端输出始终为高电平终为高电平（3-95）4.1.4 数值比较器数值比较器比较器的分类：比较器的分类：（1）仅比较两个数是否相等。）仅比较两个数是否相等。（2）除比较两个数是否相等外，还要比）除比较两个数是否相等外，还要比较两个数的大小。较两个数的大小。第一类的逻辑功能较简单，下

40、面重第一类的逻辑功能较简单，下面重点介绍点介绍第二类第二类比较器。比较器。（3-96）（1）一位数值比较器）一位数值比较器输入输入 输出输出 A B AB A=B ABABA=B逻辑图逻辑图逻辑符号逻辑符号A=B&1ABAB （3-98）多位数值比较器多位数值比较器在比较两个多位数的大小时需从高位到低位逐位在比较两个多位数的大小时需从高位到低位逐位比较。比较。四位数值比较器输入共有四位数值比较器输入共有8个，有个，有28=256组合，列组合，列真值表比较困难，因此采用先比较高位，再比真值表比较困难，因此采用先比较高位，再比较低位，采用通过逻辑关系推出逻辑函数式。较低位，采用通过逻辑关系

41、推出逻辑函数式。（3-99）（2）多位数值比较器）多位数值比较器比较原则：比较原则：A.先从高位比起先从高位比起,高位大的数值一定大。高位大的数值一定大。 例如：例如：A=1001 B=0111; 则则A大于大于BB. 若高位相等若高位相等,则再比较低位数则再比较低位数,最终结最终结果由低位的比较结果决定。果由低位的比较结果决定。A0011 B=0101; 则则A小于小于BA=0100 B=0100; 则则A=B如两个四位二进制数如两个四位二进制数A3 A2 A1 A0 和和 B3B2B1B0进行比较的真值表：进行比较的真值表：（3-100）四位数值比较器真值表四位数值比较器真值表112233

42、223333BABABABABABABAY )(00112233BABABABA （3-101）)BA()BA()BA(YYY00112233BABABABABAY )( 112233223333BABABABABABABAY )(00112233BABABABA （3-102） （3-103）A、B两个多位数的比较两个多位数的比较：AiBi两个本位数两个本位数（AB）i-1（A=B）i-1（AB）i（A=B）i（AB)i-1 (A=B)i-1 (AB)i (A=B)i (AB）i、 （A=B）i和和（AB）i-1、（A=B）i-1和和（AB）i-1 每个比较环节的功能表每个比较环节的功能表（

43、3-105）四位集成电路比较器四位集成电路比较器74LS85A3B2A2A1B1A0B0B3B3(AB)LAB A=B ABGNDA0B0B1A1A2B2A3UCC低位比较结果低位比较结果向高位输出向高位输出(AB)LAB A=B AB）L（ABA=BAB）L（ABA=BAB AC，则，则A最大；若最大；若AB AB）L（ABA=BAB）L（ABA=BA1YD0D1D2D3A0A1S100000074LS153型型4选选1数据选择器数据选择器（3-113）11&111&1YD0D1D2D3A0A1S01D0000由控制端决定选由控制端决定选择哪一路数据输择哪一路数据输出。出。选

44、中选中D000110074LS153型型4选选1数据选择器数据选择器（3-114）图4-1-28 双4选1数据选择器74LS153TGCC当C端接低电平时，开关断开。当C端接高电平 时， 开关闭合。0011011001D1010D20（3-115）八选一集成数据选择器八选一集成数据选择器74LS151逻辑符号逻辑符号（3-116）八选一集成数据选择器八选一集成数据选择器74LS151真值表真值表（3-117）01270126012501240123012201210120AAADAAADAAADAAADAAADAAADAAADAAADY由真值表可以写出其函数表达由真值表可以写出其函数表达式为：

45、式为：（3-118）用两片用两片74LS151构成十六选一数据选择器构成十六选一数据选择器D0D7ENA0A1A2WD0D7ENA0A1A2W&A0A2A2A3D8D15 D0D7 =0=1D0 D7D0 D7（3-119）用两片用两片74LS151构成十六选一数据选择器构成十六选一数据选择器D0D7ENA0A1A2WD0D7ENA0A1A2W&A0A2A2A3D8D15 D0D7 =1=1D8 D15D8 D15（3-120）将带控制端的四选一数据选择器组成八选一数据选择器001（3-121）四、扩展四、扩展“8选选1” 组成组成 “32选选1”（3-122）用数据选择器设计

46、组合逻辑电路8选1数据选择器21021200011221011032420502162107 Y=A A A D +A A A D +A A A D +A A A D +A A A D +A A A D +A A A D +A A A D301201101001DAADAADAADAAY4选1数据选择器A、B、C（3-123）【例】 用八选一数据选择器实现逻辑函数 解: 八选一数据选择器有三个数据选择端：A2、A1、A0，将A、B、C三个变量与它们一一连接。连接方法有多种，现让A接A2， B接A1，C接A0 。 F=AB+BC+CA（3-124）写出逻辑函数F的标准与或表达式: F=AB+BC

47、+CA =AB(C+C)+(A+A)BC+(B+B)CA =ABC+ABC+ABC+ABC+ABC+ABC比较Y和F的表达式可以看出，当D0=0，D1=D2=D3=D4=D5=D6=1，D7=0时，Y=F。01234567 Y=ABCD +ABCD +ABCD +ABCD +ABCD +ABCD +ABCD +ABCD八选一数据选择器的输出：（3-125）八选一数据选择器实现函数 的逻辑图F=AB+BC+CA（3-126）【例】 用四选一数据选择器实现逻辑函数 解: 四选一数据选择器有二个数据选择端：A1、A0，将A、B、C三个变量中的两个（ A接A1 、B接A0 ）与它们连接，另一个（C）通

48、过和数据输入端（D0D3）相连实现 。 F=AB+BC+CAACCBBAF)B(BACC)BA(ABACBABCACBACABBACBABACABBA（3-127）3ABDDBABDADBAY210D0=C, D1=1, D2=1, D3=C写出数据选择器输出端的逻辑表达式如下:逻辑图为：CBABACABBA（3-128）用二选一数据选择器实现三变量函数用二选一数据选择器实现三变量函数（3-129） 数据选择器可用作多路数字开关，可以实现组合逻辑电路，还可以实现数据并/串转换。 74151MUXSTD0D1D2D3D4D5D6D7(a)YYA2A1A0D0D1D2D3D4D5D6D7F串行输出

49、0并行输入Q2Q1Q0八进制计数器FQ2 Q1 Q0D0D1D2D3D4D5D6D70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1(b)74151构成的8位并/串转换电路与真值表（3-130）8选1数据选择器21021200011221011032420502162107 Y=A A A D +A A A D +A A A D +A A A D +A A A D +A A A D +A A A D +A A A D1111（3-131）0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现全加器实现全加器实现4.1.1

50、加法器加法器（3-132）加法运算的基本规则加法运算的基本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位的相加，不需）最低位是两个数最低位的相加，不需考虑进位。考虑进位。（3）其余各位都是三个数相加，包括加数、）其余各位都是三个数相加，包括加数、被加数和低位来的进位。被加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、）任何位相加都产生两个结果：本位和、向高位的进位。向高位的进位。（3-133）（3-134）BABABASABSCABC A B S C0 0 0 00 1 1 01 0 1 01 1 0 1（3-135）输入输入-1表示低位来的进位表示低位来的进位AiB

51、iCi-1SiCi（3-136）1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBA0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 1（3-137）1ii1iiiiiCACBBAC1iiiiCBAS1BiAiCi-1Si&=11CiSi&（3-138）多位全加器逐位进位的加法电路逐位进位加法电路的最大缺点是运算速度慢逐位进位加法电路的最大缺点是运算速度慢串行进位串行进位（3-139）超前

52、进位加法器超前进位加法器(有兴趣的同学自学有兴趣的同学自学)两个二进制数AiAi-1Ai-2A1A0和BiBi-1Bi-2B1B0进行相加，第i位的进位输入信号一定能由Ai-1Ai-2A1A0和Bi-1Bi-2B1B0唯一地确定。为了提高运算速度,通过逻辑电路事先得出每一位全加器的进位信号，将各进位同时送到各个全加器的进位输入端,这种加法器称为超前进位加法器。 （3-140） A B CIS CO0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1iiiiii)(CIB(ABA(CO)全加器的真值表全加器的真值表有进位

53、输出信号（有进位输出信号（CO1）产生的两种情况）产生的两种情况AB1A+B1且CI1（3-141）将AiBi定义为进位生产函数Gi，将（AiBi）定义为进位传送函数Piiiiiii)(CIB(ABA(CO)iiii)(CIPG(CO)1i1i1- iii)(CIPGPG2i2i2- i1ii1- iii)(CIPGPPGPG001ii011ii2- i1ii1- iii)I(CPPPGPPPGPPGPG （3-142）iiiiiiiiiiiii)CI(BA)CI(BA)CI(BA)CI(BAS变换成异或函数：变换成异或函数：iiiiiiiiiii)CI)(BABA()CI)(BABA(Siiiiii)CI( )BA()CI)(BA(iii)CI(BA（3-143）4位超前进位加