微机原理及汇编语言第03章2

1、第第3章章第第3 3章：存储器系统章：存储器系统教学重点n 8086存储结构n SRAM、EPROM与与CPU的连接的连接第第3 3章：章：3.3 存储器与存储器与CPU的接口（选讲内容）的接口（选讲内容）地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS 存储体存储体存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路根据输入的地址编码来选中芯片内某个特根据输入的地址编码来选中芯片内某个特定的存储单元定的存储单元 片选和读写控制逻辑片选和读写控制逻辑选中存储芯片，控制读写操作选中存储芯

2、片，控制读写操作第第3 3章：章：存储体存储体每个存储单元具有一个唯一的地址，可存每个存储单元具有一个唯一的地址，可存储储1位（位片结构）或多位（字片结构）二位（位片结构）或多位（字片结构）二进制数据进制数据存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关：芯片的存储容量芯片的存储容量存储单元数存储单元数存储单元的位数存储单元的位数2MN M：芯片的：芯片的地址线根数地址线根数 N：芯片的：芯片的数据线根数数据线根数 译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码

3、第第3 3章：章：地址译码电路地址译码电路单译码结构单译码结构双译码结构双译码结构双译码可简化芯片设计双译码可简化芯片设计主要采用的译码结构主要采用的译码结构第第3 3章：章：片选和读写控制逻辑片选和读写控制逻辑片选端片选端CS*或或CE*有效时，可以对该芯片进行读写操作有效时，可以对该芯片进行读写操作输出输出OE*控制读操作。有效时，芯片内数据输出控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线该控制端对应系统的读控制线写写WE*控制写操作。有效时，数据进入芯片中控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线该控制端对应系统的写控制线第第3 3章：章： 静态静态RA

4、MSRAM的基本存储单元是触发器电路的基本存储单元是触发器电路每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵SRAM一般采用一般采用“字结构字结构”存储矩阵：存储矩阵：每个存储单元存放多位（每个存储单元存放多位（4、8、16等）等）每个存储单元具有一个地址每个存储单元具有一个地址SRAM 2114SRAM 6264第第3 3章：章：SRAM芯片芯片2114存储容量为存储容量为1024418个个引脚：引脚：10根地址线根地址线A9A04根数据线根数据线I/O4I/O1片选片选CS*读写读写WE*12345678

5、9181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND第第3 3章：章：SRAM芯片芯片6264存储容量为存储容量为8K828个个引脚：引脚：13根地址线根地址线A12A08根数据线根数据线D7D0片选片选CS1*、CS2读写读写WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615第第3 3章：章： EPROM顶部开有一个圆形的石

6、英窗口，用于紫外顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息线透过擦除原有信息一般使用专门的编程器（烧写器）编程一般使用专门的编程器（烧写器）编程编程后，应该贴上不透光封条编程后，应该贴上不透光封条出厂未编程前，每个基本存储单元都是信出厂未编程前，每个基本存储单元都是信息息 “1”编程就是将某些单元写入信息编程就是将某些单元写入信息0EPROM 2716EPROM 2764第第3 3章：章：EPROM芯片芯片2716存储容量为存储容量为2K824个个引脚：引脚：11根地址线根地址线A10A08根数据线根数据线DO7DO0片选片选/编程编程CE*/PGM读写读写OE*编程电压编程电压V

7、PPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss第第3 3章：章：EPROM芯片芯片2764存储容量为存储容量为8K828个个引脚：引脚：13根地址线根地址线A12A08根数据线根数据线D7D0片选片选CE*编程编程PGM*读写读写OE*编程电压编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D3123456789101112131428

8、27262524232221201918171615第第3 3章：章：3.3 半导体存储器与半导体存储器与CPU的连接的连接这是本章的重点内容这是本章的重点内容SRAM、EPROM与与CPU的连接的连接译码方法同样适合译码方法同样适合I/O端口端口第第3 3章：章：3.3.1 存储芯片与存储芯片与CPU的连接的连接1. 存储芯片的存储芯片的数据线数据线2. 存储芯片的存储芯片的地址线地址线3. 存储芯片的存储芯片的片选端片选端4. 存储芯片的存储芯片的读写控制线读写控制线第第3 3章：章：1. 存储芯片数据线的处理存储芯片数据线的处理若芯片的数据线正好若芯片的数据线正好8根：根：一次可从芯片中

9、访问到一次可从芯片中访问到8位数据位数据全部数据线与系统的全部数据线与系统的8位数据总线相连位数据总线相连若芯片的数据线不足若芯片的数据线不足8根：根：一次不能从一个芯片中访问到一次不能从一个芯片中访问到8位数据位数据利用多个芯片扩充数据位利用多个芯片扩充数据位这个扩充方式简称这个扩充方式简称“位扩充位扩充”演示2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE多个位扩充的存储芯片的数据线多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数连接于系统数据总线的不同位数其它连接都一样其它连接都一样这些芯片应被看作是一个整体这些

10、芯片应被看作是一个整体常被称为常被称为“芯片组芯片组”第第3 3章：章：位扩充位扩充演示第第3 3章：章：2. 存储芯片地址线的连接存储芯片地址线的连接芯片的地址线通常应全部与系统的低位芯片的地址线通常应全部与系统的低位地址总线相连地址总线相连寻址时，这部分地址的译码是在存储芯寻址时，这部分地址的译码是在存储芯片内完成的，我们称为片内完成的，我们称为“片内译码片内译码”第第3 3章：章：片内译码片内译码A9A0存储芯片存储芯片000H001H002H3FDH3FEH3FFH全全0全全10000000000000000000100000000101111111101111111111011111

11、11111范围（范围（16进制进制)A9 A0第第3 3章：章：3. 存储芯片片选端的译码存储芯片片选端的译码存储系统常需利用多个存储芯片扩充容量，存储系统常需利用多个存储芯片扩充容量，也就是扩充了主存储器也就是扩充了主存储器地址地址范围范围这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”进行进行“地址扩充地址扩充”，需要利用存储芯片的，需要利用存储芯片的片选端对多个存储芯片（组）进行片选端对多个存储芯片（组）进行寻址寻址这个寻址方法，主要通过将存储芯片的片这个寻址方法，主要通过将存储芯片的片选端与系统的选端与系统的高位地址线高位地址线相关联来实现相关联来实现演示第第3 3

12、章：章：地址扩充（字扩充）地址扩充（字扩充）片选端片选端D7D0A19A10A9A0A9A0D7D0CE1K8（1）A9A0D7D0CE译码器000000000100000000001K8（2）演示A19 A18 A17 A16 A15 A14A0 全全0全全1D7D027256EPROMA14A0CE第第3 3章：章：片选端常有效片选端常有效n令芯片（组）的片选端常有效令芯片（组）的片选端常有效n不与系统的高位地址线发生联系不与系统的高位地址线发生联系n芯片（组）总处在被选中的状态芯片（组）总处在被选中的状态n虽简单易行、但无法再进行地址虽简单易行、但无法再进行地址扩充，会出现扩充，会出现“

13、地址重复地址重复” 表示任意（表示任意（0或或1均可）均可）第第3 3章：章：地址重复地址重复地址重复：一个存储单元具有多个存储地址地址重复：一个存储单元具有多个存储地址原因：有些高位地址线没有用、可任意原因：有些高位地址线没有用、可任意使用地址：出现地址重复时，常选取其中既使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个好用、又不冲突的一个“可用地址可用地址”例如：例如：00000H 07FFFH选取一个可用地址的原则：高位地址全为选取一个可用地址的原则：高位地址全为0高位地址译码才更好第第3 3章：章：译码和译码器译码和译码器译码：将某个特定的译码：将某个特定的“编码输入编码输入

14、”翻译为翻译为唯一唯一“有效输出有效输出”的过程的过程译码电路可以使用门电路组合逻辑译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器译码电路更多的是采用集成译码器常用的常用的2:4译码器：译码器： 74LS139常用的常用的3:8译码器：译码器： 74LS138常用的常用的4:16译码器：译码器：74LS154第第3 3章：章：全译码全译码全译码：全译码：所有的系统地址线均参与对存储所有的系统地址线均参与对存储单元的译码寻址，包括单元的译码寻址，包括片内译码：片内译码：低位地址线对芯片内各存储单元的低位地址线对芯片内各存储单元的译码寻址译码寻址片选译码：片选译码：高位地址线对存储芯

15、片的译码寻址高位地址线对存储芯片的译码寻址采用全译码，采用全译码，每个存储单元的地址都是唯每个存储单元的地址都是唯一的，一的，不存在地址重复不存在地址重复译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多第第3 3章：章：部分译码部分译码部分译码：部分译码：只有部分高位地址线参与对存只有部分高位地址线参与对存储芯片的译码储芯片的译码每个存储单元将对应多个地址每个存储单元将对应多个地址（地址重（地址重复），需要选取一个可用地址复），需要选取一个可用地址可简化译码电路的设计可简化译码电路的设计但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费第第3 3章：章：线选译码线选译码线

16、选译码：线选译码：只用少数几根高位地址线进行芯只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）片的译码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费必然会出现地址重复（一个存储单元对应多必然会出现地址重复（一个存储单元对应多个存储地址）个存储地址）一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用第第3 3章：章：片选端译码小结片选端译码小结存储芯片的片选控制端可以被看作是一根存储芯片的片选控制端可以被看作是一根最高位地址线最高位地址线在系统中，主要与地址

17、发生联系：包括在系统中，主要与地址发生联系：包括地地址空间的选择址空间的选择（例如接系统的（例如接系统的IO/M*信号）信号）和和高位地址的译码选择高位地址的译码选择（与系统的高位地（与系统的高位地址线相关联）址线相关联）对一些存储芯片通过片选无效可关闭内部对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用的输出驱动机制，起到降低功耗的作用第第3 3章：章：存储芯片的读写控制存储芯片的读写控制芯片芯片OE*与系统的读命令线相连与系统的读命令线相连当芯片被选中、且读命令有效时，当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线存储芯片将开放并驱动数据到总线芯片芯片W

18、E*与系统的写命令线相连与系统的写命令线相连当芯片被选中、且写命令有效时，当芯片被选中、且写命令有效时，允许总线数据写入存储芯片允许总线数据写入存储芯片第第3 3章：章：3.3.2 存储芯片与存储芯片与CPU的配合的配合存储芯片与存储芯片与CPU总线的连接，还有两总线的连接，还有两个很重要的问题：个很重要的问题：CPU的总线负载能力的总线负载能力CPU能否带动总线上包括存储器在内的能否带动总线上包括存储器在内的连接器件？连接器件？存储芯片与存储芯片与CPU总线时序的配合总线时序的配合CPU能否与存储器的存取速度相配合？能否与存储器的存取速度相配合？第第3 3章：章：1. 总线驱动总线驱动CPU

19、的总线驱动能力有限的总线驱动能力有限单向传送的地址和控制总线，可采用三单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁态锁存器和三态单向驱动器等来加以锁存和驱动存和驱动双向传送的数据总线，可以采用三态双双向传送的数据总线，可以采用三态双向驱动器来加以驱动向驱动器来加以驱动第第3 3章：章：2. 时序配合时序配合分析存储器的存取速度是否满足分析存储器的存取速度是否满足CPU总线时序的要求总线时序的要求如果不能满足：如果不能满足：考虑更换存储芯片考虑更换存储芯片总线周期中插入等待状态总线周期中插入等待状态TW时序配合是连接中的难点32K8的的SRAM芯片芯片622561 12

20、23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828A14A14A12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CSCSA10A10OEOEA11A11A9A9A8A8A13A13WEWEVccVcc6225662256引脚图引脚图A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2

21、A2A1A1A0A0OEOECSCSWEWED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D06225662256逻辑图逻辑图SRAM 2114的功能的功能工作方式工作方式CS*WE*I/O4 I/O1未选中未选中读操作读操作写操作写操作10010高阻高阻输出输出输入输入SRAM 6264的功能的功能工作方式工作方式CS1* CS2 WE* OE*D7 D0未选中未选中未选中未选中读操作读操作写操作写操作1000110110高阻高阻高阻高阻输入输入输出输出EPROM 2716的功能的功能工作方式工作方式CE*/PGMOE*VCCVPPDO7 DO0待用待用15V5V高阻高阻读出读

22、出005V5V输出输出读出禁止读出禁止015V5V高阻高阻编程写入编程写入正脉冲正脉冲15V25V输入输入编程校验编程校验005V25V输出输出编程禁止编程禁止015V25V高阻高阻EPROM 2764的功能的功能工作方式工作方式CE*OE*PGM*A9VPPDO7 DO0读出读出0015V输出输出读出禁止读出禁止0115V高阻高阻待用待用15V高阻高阻Intel标识标识0012V15V输出编码输出编码标准编程标准编程01负脉冲负脉冲25V输入输入Intel编程编程01负脉冲负脉冲25V输入输入编程校验编程校验00125V输出输出编程禁止编程禁止125V高阻高阻存储芯片的位扩充存储芯片的位扩充

23、存储芯片的字扩充存储芯片的字扩充门电路译码门电路译码A1A0F0 F1 F2 F3A19A18A17A16A15（b）（a）A0Y0Y1Y译码器译码器74LS1381 12 23 34 45 56 67 78 89 91010111112121313141415151616A AB BC CE1E1E2E2E3E3Y7Y7GNDGNDY6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0VccVcc74LS13874LS138引脚图引脚图Y0Y0Y1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7E3E3E2E2E1E1C CB BA A74LS13874LS138原理图原理图74LS138的功能表的功能表片选输入片选输入编码输入编码输入输出输出E3 E2* E1*C B AY7* Y0*1