第四章 硅和硅片制备

1、第四章硅和硅片制备集成电路工艺第四章第四章 硅和硅片制备硅和硅片制备第四章硅和硅片制备2022-5-9集成电路工艺2内容提要 4.1 晶体结构 4.2 半导体级硅 4.3 单晶硅生长 4.4 硅中的晶体缺陷 4.5 硅片制备 4.6 质量测量 4.7 外延第四章硅和硅片制备2022-5-9集成电路工艺34.1 晶体结构物质的形态： 无定型（非晶）Amorphous没有重复结构 多晶 Polycrystalline晶胞不是有规律地排列 单晶 Single crystal (monocrystal)在长程范围内原子都在三维空间中保持有序且重复的结构；晶胞在三维方向上整齐地重复排列第四章硅和硅片制备

2、2022-5-9集成电路工艺4Amorphous Structure第四章硅和硅片制备2022-5-9集成电路工艺5Polycrystalline Structure第四章硅和硅片制备2022-5-9集成电路工艺6Single Crystal Structure第四章硅和硅片制备2022-5-9集成电路工艺7硅晶格的元胞第四章硅和硅片制备2022-5-9集成电路工艺8晶面的密勒指数第四章硅和硅片制备2022-5-9集成电路工艺94.2 半导体级硅第四章硅和硅片制备2022-5-9集成电路工艺10西门子工艺 用来做芯片的高纯硅称为半导体级硅(semiconductor-grade silicon

3、, SGS)或电子级硅。 西门子工艺： 1.用碳加热硅石来制备冶金级硅 SiC(s)+SiO2(s) Si(l)+SIO(g)+CO(g) 2.将冶金级硅提纯以生成三氯硅烷 Si(s)+3HCl(g) SiHCl3(g)+H2(g)加热 3.通过三氯硅烷和氢气反应来生成SGS SiHCl3(g)+H2(g) Si(s)+3HCl(g)第四章硅和硅片制备2022-5-9集成电路工艺114.3 单晶硅生长 把多晶块转变成一个大单晶，并给予正确的定向和适量的N型或P型掺杂，叫做晶体生长。 直拉法(Czochralski) 区熔法 液体掩盖直拉法第四章硅和硅片制备2022-5-9集成电路工艺12直拉法

4、（CZ法） 特点：工艺成熟，能较好地拉制低位错、大直径的硅单晶。 缺点：难以避免来自石英坩埚和加热装置的杂质污染。第四章硅和硅片制备2022-5-9集成电路工艺13第四章硅和硅片制备2022-5-9集成电路工艺14第四章硅和硅片制备2022-5-9集成电路工艺15区熔法 主要用来生长低氧含量的晶体，但不能生长大直径的单晶，并且晶体有较高的位错密度。这种工艺生长的单晶主要使用在高功率的晶闸管和整流器上第四章硅和硅片制备2022-5-9集成电路工艺16两种方法的比较 直拉法更普遍，更便宜，可加工大晶圆尺寸（如300mm），材料可重复使用 区熔法可制备更纯的单晶硅（因为没坩锅），但成本高，可制备的晶

5、圆尺寸小 （约150mm)。主要用于功率器件。第四章硅和硅片制备2022-5-9集成电路工艺17液体掩盖直拉法 此方法主要用来生长砷化镓晶体，和标准的直拉法一样，只是做了一些改进。由于熔融物里砷的挥发性通常采用一层氧化硼漂浮在熔融物上来抑制砷的挥发。籽晶晶体砷化镓熔化物氧化硼层第四章硅和硅片制备2022-5-9集成电路工艺184.4 硅中的晶体缺陷 晶体缺陷crystal defect 缺陷密度在每平方厘米硅片上产生的缺陷数目 点缺陷：原子层面的局部缺陷 位错：错位的晶胞 层错：晶体结构的缺陷第四章硅和硅片制备2022-5-9集成电路工艺19点缺陷第四章硅和硅片制备2022-5-9集成电路工艺

6、20位错(Dislocation Defects) 在单晶中，晶胞形成重复性结构。如果晶胞错位，称为位错。第四章硅和硅片制备2022-5-9集成电路工艺21层错 层错与晶体结构有关，经常发生在晶体生长过程中。 滑移：沿着一个或更多的平面发生滑移 孪生平面：在一个平面上，晶体沿着两个不同的方向生长第四章硅和硅片制备2022-5-9集成电路工艺224.5 硅片制备 整型处理 切片 磨片和倒角 刻蚀 抛光 清洗 硅片评估 包装第四章硅和硅片制备2022-5-9集成电路工艺23整型处理 去掉两端 径向研磨 硅片定位或定位槽第四章硅和硅片制备2022-5-9集成电路工艺24切片 切片是用带有金刚石切割边

7、缘的内圆切割机来完成的 对300mm的硅片，目前都采用线锯来切片的。第四章硅和硅片制备2022-5-9集成电路工艺25磨片和倒角 双面的机械磨片以去除切片时留下的损伤，达到硅片两面高度的平行及平坦。 硅片边缘抛光修正倒角。第四章硅和硅片制备2022-5-9集成电路工艺26刻蚀 为了消除硅片表面的损伤，进行硅片刻蚀。 硅片刻蚀是利用化学刻蚀选择性去除表面物质的过程。 腐蚀掉硅片表面约20微米的硅。第四章硅和硅片制备2022-5-9集成电路工艺27化学机械抛光（Chemical Mechanical Polishing）第四章硅和硅片制备2022-5-9集成电路工艺28后续步骤 清洗 硅片评估 包装第四章硅和硅片制备2022-5-9集成电路工艺294.6 质量测量 物理尺寸 平整度 微粗糙度 氧含量 晶体缺陷 颗粒 体电阻率第四章硅和硅片制备2022-5-9集成电路工艺304.7 外延 外延(epitaxial)：与衬底有相同的晶体结构 用作双级晶体管中阻挡层，可减少集电极电阻同时保持高的击穿电压；用在CMOS和DRAM中可改进器件性能，因为外延层具有低的氧、碳含量。第四章硅和硅片制备2022-5-9集成电路工艺31双级晶体管中外延层第四章硅和硅片制备2022-5-9集成电路工艺32CMOS中外延层第四章硅和硅片制备2022-5-9