数字逻辑第6章学习教案

1、会计学1数字数字(shz)逻辑第逻辑第6章章第一页，共53页。第2页/共53页第二页，共53页。第3页/共53页第三页，共53页。第4页/共53页第四页，共53页。第5页/共53页第五页，共53页。第6页/共53页第六页，共53页。第7页/共53页第七页，共53页。第8页/共53页第八页，共53页。第9页/共53页第九页，共53页。第10页/共53页第十页，共53页。x第11页/共53页第十一页，共53页。第12页/共53页第十二页，共53页。第13页/共53页第十三页，共53页。第14页/共53页第十四页，共53页。第15页/共53页第十五页，共53页。第16页/共53页第十六页，共53页。

2、从表6.5表6.8可知，当要求触发器状态保持不变时，有两种不同的处理方法：一是令CP为d，输入端取相应值；二是令CP为0，输入端取任意值。例如，当要使D触发器维持0不变时，可令CP为d，D为0；也可令CP为0，D为d。显然，这将使激励函数的确定变得更加(gnji)灵活，究竟选择哪种处理方法，应看怎样更有利于电路简化。一般选CP为0，输入任意，因为这样显得更清晰。第17页/共53页第十七页，共53页。第18页/共53页第十八页，共53页。Why?第19页/共53页第十九页，共53页。y2y1y0第20页/共53页第二十页，共53页。第21页/共53页第二十一页，共53页。第22页/共53页第二十

3、二页，共53页。第23页/共53页第二十三页，共53页。Why?第24页/共53页第二十四页，共53页。第25页/共53页第二十五页，共53页。第26页/共53页第二十六页，共53页。第27页/共53页第二十七页，共53页。第28页/共53页第二十八页，共53页。第29页/共53页第二十九页，共53页。第30页/共53页第三十页，共53页。第31页/共53页第三十一页，共53页。x1,x2,xn为外部输入信号(xnho)；Z1，Z2，Zm为外部输出信号(xnho)；Y1，Y2，Yr为激励状态；y1,y2,yr为二次状态；t1,t2,tr为反馈回路中的时间延迟。图图6.14 电平异步时序电平异步

4、时序(sh x)逻辑电路的结构模型逻辑电路的结构模型第32页/共53页第三十二页，共53页。第33页/共53页第三十三页，共53页。第34页/共53页第三十四页，共53页。第35页/共53页第三十五页，共53页。第36页/共53页第三十六页，共53页。第37页/共53页第三十七页，共53页。第38页/共53页第三十八页，共53页。图6.15表6.17的总态图第39页/共53页第三十九页，共53页。当输入信号作相邻变化不引起电路状态变化时，在表内总态只作水平方向当输入信号作相邻变化不引起电路状态变化时，在表内总态只作水平方向的移动。的移动。当输入信号作相邻变化引起电路状态变化时，总态先作水平移动

5、，进入非当输入信号作相邻变化引起电路状态变化时，总态先作水平移动，进入非稳定总态，然后稳定总态，然后(rnhu)再作垂直方向的移动，直至进入稳定总态。再作垂直方向的移动，直至进入稳定总态。第40页/共53页第四十页，共53页。图6.16逻辑电路(lujdinl)图第41页/共53页第四十一页，共53页。表6.18流程(lichng)表第42页/共53页第四十二页，共53页。图6.17总态图（4）说明电路功能）说明电路功能 从总态图可以看出，仅当电路收到输入序列从总态图可以看出，仅当电路收到输入序列(xli)“001011”时时 ，才产生一个高电平输出信号，其他情，才产生一个高电平输出信号，其他情况下均输出低电平。因此，该电路是一个况下均输出低电平。因此，该电路是一个“0010 11”序列序列(xli)检测器。检测器。第43页/共53页第四十三页，共53页。第44页/共53页第四十四页，共53页。第45页/共53页第四十五页，共53页。图图6.19 某电平某电平(din pn)异步时序电路框图异步时序电路框图第46页/共53页第四十六页，共53页。第47页/共53页第四十七页，共53页。第48页/共53页第四十八页，共53页。第49页/共53页第四十九页，共53页。第50页/共53