数字电路与逻辑设计第3章PPT学习教案

1、数字电路与逻辑设计第数字电路与逻辑设计第3章章第三章 逻辑门电路3.1 半导体器件的开关特性3.3 TTL逻辑门电路3.4 MOS逻辑门电路3.2 基本逻辑门电路第1页/共48页3.1 半导体器件的开关特性第2页/共48页1、二极管的开关特性3.1 半导体器件的开关特性 + ui RL +uo D开关电路 IF 0.5 0.7 iD(mA) uD(V) 伏安特性 UBR Is + ui=0V RL +uo Dui=0V时的等效电路 + + ui=5V RL +uo D 0.7Vui=5V 时的等效电路ui0V时，二极管截止，如同开关断开，uo0V。ui5V时，二极管导通，如同0.7V的电压源，

2、uo4.3V。Ui0.5V时，二极管导通。iD= Is ( e q v / k T - 1 )第3页/共48页反向恢复时间是影响二极管开关特性的主要因素第4页/共48页2、三极管的开关特性3.1 半导体器件的开关特性三极管的符号及结构图如图所示：三个极基极（b）、发射极（e）、集电极（c）。两个PN结发射结、集电结。 UBE= VI - RBIBVO= UCE= VCC - RCIC第5页/共48页第6页/共48页Q2ui iB e Rb biC (mA) 直流负载线 VCC Rc 0+VCCiC uo工作原理电路输出特性曲线80A60A40A20AiB=00 UCES VCC uCE(V)

3、0 0.5 uBE(V)输入特性曲线iB(A)Q1Q Rc cRbRc+VCCbce截止状态饱和状态iBIBSui=0.5Vuo=+VCCui=UIHuo=0.3VRbRc+VCCbce0.7V0.3V饱和区截止区放大区第7页/共48页10kui iB eRb b+VCC=+5ViC uo Rc1k c=40ui=0.3V时，因为uBE0.5V，iB=0，三极管工作在截止状态，ic=0。因为ic=0，所以输出电压：ui=1V时，三极管导通，基极电流：因为0iBIBS，三极管工作在饱和状态。输出电压：uoUCES0.3V第8页/共48页三极管瞬态开关特性延迟时间上升时间存储时间下降时间 对上升沿

4、： 三极管从截止到导通，称为开通时间TON它包括： TON = Td + Tr 延迟时间TD，主要对应位垒电容的充电过程。上升时间TR，主要对应扩散电容的充电过程。 对下降沿： 三极管从导通到截止，称为关断时间TOFF它包括： TOFF = TS + Tf 存储时间TS，主要对应扩散电容的放电过程。 下降时间Tf，主要对应位垒电容的放电过程。第9页/共48页一、二极管与门和或门电路1与门电路 3.2 基本逻辑门电路B+VALDD3kR（+5V）CC12&L=ABBA输输 入入输出输出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V0V0V5V0101BLA0011输

5、入0001输出 与逻辑真值表第10页/共48页输输 入入输出输出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V5V5V5VLABDD3k21R1L=A+BAB0101BLA0011输 入0111输出 或逻辑真值表第11页/共48页输输 入入输输 出出VA（V）VL（V）0V5V5V0VLA01输 入10输 出非逻辑真值表+VALT123（+5V）bCRCCRA1AL=A1L=A第12页/共48页二极管与门和或门电路的缺点：（1）在多个门串接使用时，会出现低电平偏离标准数值的情况。（2）负载能力差。第13页/共48页解决办法： 将二极管与门（或门）电路和三极管非门电路组合起来

6、。LBA+VD123D1kTP（+5V）1R2Rc3kCCRbDD5R14.7k4第14页/共48页CBAL工作原理： （1）当A、B、C全接为高电平5V时，二极管D1D3都截止，而D4、D5和T导通，且T为饱和导通， VL=0.3V，即输出低电平。（2）A、B、C中只要有一个为低电平0.3V时，则VP1V，从而使D4、D5和T都截止，VL=VCC=5V，即输出高电平。所以该电路满足与非逻辑关系，即：+VLABC123DDDDD4（+5V）PR3152CC3kR4.7kR1kTc1第15页/共48页一、TTL与非门的基本结构及工作原理1TTL与非门的基本结构+VLABC123DDDDD4（+5

7、V）PR3152CC3kR4.7kR1kTc1C+VBA（+5V）NNNNPPPPCCRb1+V13b1（+5V）T1CRBACC第16页/共48页TTL与非门的基本结构+VV12312312313DTRC输入级输出级中间级T4Tc22R3b1BRc4Aoe211k1.6kVc2TCCVR（ +5V）e24k130第17页/共48页一TTL与非门的工作原理（1）输入全为高电平3.6V时。 T2、T3饱和导通，V3.6V+V123D12312313Rb11K1.6k2RCC4k1（+5V）4TB饱和RRCe2TT130截止o饱和3倒置状态c4截止c2TA实现了与非门的逻辑功能之一：输入全为高电平

8、时，输出为低电平。由于T2饱和导通，VC2=1V。T4和二极管D都截止。由于T3饱和导通，输出电压为： VO=VCES30.3V2.1V1.4V0.7V1V0.3V第18页/共48页该发射结导通，VB1=1V。T2、T3都截止。（2）输入有低电平0.3V 时。3.6V0.3VV+V123123123D131.6k4kTCT1k截止e2导通饱和4o截止T130Rb12导通TRRBCC3c21ARc4 实现了与非门的逻辑功能的另一方面： 输入有低电平时， 输出为高电平。忽略流过RC2的电流，VB4VCC=5V 。由于T4和D导通，所以： VOVCC-VBE4-VD =5-0.7-0.7=3.6（V

9、）CBAL综合上述两种情况，该电路满足与非的逻辑功能，即：1V5V4.3V3.6V第19页/共48页1TTL与非门提高工作速度的原理（1）采用多发射极三极管加快了存储电荷的消散过程。+VV0.3V3.6V12312313b14kB10.7VTiiB111kBR1.6kc2e21.4VTA1VTRCCR2oC3第20页/共48页+V+VVV123123DD123123（+5V）（+5V）oCC放电CCLRCTT4导通ToL截止c43TR导通3截止4截止充电导通c4C第21页/共48页2TTL与非门传输延迟时间tpd导通延迟时间tPHL从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。一般

10、TTL与非门传输延迟时间tpd的值为几纳秒十几个纳秒。截止延迟时间tPLH从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。2PHLPLHpdttt与非门的传输延迟时间tpd： tPHLtPLHVoVi第22页/共48页iV0.52.0V3.02.53.5(V)1.5(V)4.03.02.51.01.03.50.54.02.0o1.5三、TTL与非门的电压传输特性及抗干扰能力1电压传输特性曲线：Vo=f（Vi）V+V13123123D1231K21TBRCe2To3TAiV4T4kc4RRCCb11.6kR130c2ABCDEV2.4VO OH H（ m mi in n）0.4VVO

11、OL L（ m ma ax x）VO FFO NV第23页/共48页第24页/共48页（4）开门电平电压VON是指输出电压下降到VOL（max）时对应的输入电压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用VIH（min）表示。产品规定VIH（min）=2V。（5）阈值电压Vth电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。 近似地：Vth（VOFF+VON )/2 即ViVth，与非门关门，输出高电平； ViVth，与非门开门，输出低电平。 Vth又常被形象化地称为门槛电压。Vth的值为1.3V1.V。OH（min）3.01

12、.5B(0.6V,3.6V)DD(1.4V,0.3V)o0.4V0.5C(1.3V,2.48V)A(0V,3.6V)iVV4.00.5E(3.6V,0.3V)VVV3.52.51.5VOFFOL（max）2.4VA3.52.0(V)ONE4.02.0(V)2.51.0B1.0C3.0OH（min）3.01.5B(0.6V,3.6V)DD(1.4V,0.3V)o0.4V0.5C(1.3V,2.48V)A(0V,3.6V)iVV4.00.5E(3.6V,0.3V)VVV3.52.51.5VOFFOL（max）2.4VA3.52.0(V)ONE4.02.0(V)2.51.0B1.0C3.0第25页/

13、共48页TTL门电路的输出高低电平不是一个值，而是一个范围。高电平电压“0”2.4V0.4V3.6V的范围“1”0VV的范围低电平电压oVNHi3.6VVVG&NL12V&GoVVOL（max）OFF0.8V输入“0”ONOH（min）2V0V0V输出“1”V输出“0”V输入“1”VoV2.4Vi3.6V0.4V同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。 由表达式可见，Voff越大，Von越小（或两者越接近）噪声容限越大，抗干扰能力越强。第26页/共48页第27页/共48页第28页/共48页第29页/共48页2、TTL与非门的输出特性 与非

14、门处于开态时，输出低电平，此时T4饱和，输出电流IO从负载流进T4，形成灌电流；当灌电流增加时，T4饱和程度减轻，因而UO随IO增加略有增加。T4输出电阻约1020。 若灌电流很大，使T4脱离饱和进入放大状态，UO将很快增加，这是不允许的。通常为了保证UO0.35V，应使IO25mA。 第30页/共48页 与非门处于关态时，输出高电平。此时T4截止，负载电流为拉电流，从特性曲线可见，当拉电流增加时，故UO将降低。因此，为了保证稳定地输出高电平，要求负载电流IO14mA，允许的最小负载电阻RL约为170。 第31页/共48页V+V13123123D1231K21TBRCe2To3TAiV4T4k

15、c4RRCCb11.6kR130c2 值得注意的是，在开关状态转换的瞬间，由于所有管子都处于导通状态，瞬间总电流很大，约32mA。因此：考虑极限电流时，不能只计算稳态电流。 工作频率高，转换次数多，瞬时功耗大，散热问题。第32页/共48页(mA)14151b1BCCIL RVVI五、TTL与非门的带负载能力产品规定IIL1.6mA。&oV&G0G1G2Gn0.3V+V13b1B1TR1iCC4K1VILI第33页/共48页（a）所有输入端均接高 T1倒置放大 ，IIH= i IB1 其中 i 为倒置放大倍数，很小，约0.05， 所以IIH很小。（IIH指流过接高输入端的电流）

16、(b) 输入端有高有低 因有高电平输入，仍可与基极，集电极构成倒置放大，所以倒置放大电流仍存在 i IB1 。 另外，高电平输入端（作为集电极）、基极和低电平输入端（作为发射极）构成寄生晶体管，放大倍数为 j, j值也很小。 总之，IIH = （ I + j ） IB1 约50第34页/共48页ILOLOLIIN2带负载能力 当负载门的个数增加，灌电流增大，会使T3脱离饱和，输出低电平升高。因此，把允许灌入输出端的电流定义为输出低电平电流IOL，产品规定IOL=16mA。由此可得出:+V+V13123123D13b1C3Rc4输出低电平=RCCR饱和ITIL截止I4K截止IT4ILCCOLIb

17、14K3第35页/共48页IHOHOHIIN NOH称为输出高电平时的扇出系数。产品规定:IOH=0.4mA。由此可得出： 拉电流增大时，RC4上的压降增大，会使输出高电平降低。因此，把允许拉出输出端的电流定义为输出高电平电流IOH。+V+V1231313D123c4RCC输出高电平I导通b14K4KII=RE4导通IHIT4T截止Rb1OHIH3CC第36页/共48页六、TTL与非门举例74007400是一种典型的TTL与非门器件，内部含有4个2输入端与非门，共有14个引脚。引脚排列图如图所示。第37页/共48页七、 TTL门电路的其他类型1非门L+V123123D12313ATTT123R

18、e2Rc2RCCRTc4b141AL=AA=0时，T2、T3截止，T4导通，L=1。A=1时，T2、T3导通，T4截止，L=0。AL 14 13 12 11 10 9 8 74LS04 1 2 3 4 5 6 7 VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2A 2Y 3A 3Y GND 6 反相器 74LS04 的引脚排列图 第38页/共48页L+V12313123D12312313R3T1AT2AT1BT2BABTT34CCRRRR1B241AAL=A+BB1A、B中只要有一个为1，即高电平，如A1，则iB就会经过T1集电结流入T2基极，使T2、T3饱和导通，输出为低电平，即L

19、0。AB0时，iB、iB均分别流入T1A、T1B发射极，使T2A、T2B、T3均截止，T4导通，输出为高电平，即L1。BAL第39页/共48页+VL1231231312312313DB21A1BBRCC24RTRT1B1ATTT2B2AR332A1TR41AA1和A2都为高电平（T2A导通）、或B1和B2都为高电平（T2B导通）时，T3饱和导通、T4截止，输出L=0。 A1和A2不全为高电平、并且B1和B2也不全为高电平（T2A和T2B同时截止）时，T3截止、T4饱和导通，输出L=1。DCBAL第40页/共48页与门ABAB&1Y=AB=ABAB&YABA+B11或门AB1YY=A+B=A+B异或门AB&11YBABABABABABABABABAY)()(AB=1Y第41页/共48页4集电极开路门（ OC门）+V+V123123123DD1233导通饱和（ +5V）3CCTCCTT4R截止T截止Gc4导通L42截止1G为此，专门生产了一种可以进行线与的门电路集电极开路门。+VL123123133RTTATB211Ke2CCRb1c21.6KR4KALB&A、B不全为1时，uB1=1V，T2、T3截止，L=1。A、B全为1时，uB1=2.1V，T2、T3饱和导通，L=0。BAL第42页/共48页（1）实现线与。